FPGA原型验证系统采购公告

内容
 
发送至邮箱

FPGA原型验证系统采购公告

1. (1)采购货物有关信息
设备或材料名称/参数/数量/交货期/交货地点/是否接受进口产品

设备名称:FPGA原型验证系统

参数:

1. 单板容量不低于(略)等效门,支持实现10亿级等效门的总设计容量;

2. 每片FPGA配置12个PHC高性能接;

3. 支持256:1的TDM IP和1.4Gbps单端信号速率;

4. 硬件接口资源:提供不少3100个IO用户子卡扩展;SerDes数量 (略) ,速率不低于16Gbps;

5. 板载DDR4存储接口,并提供相应的SO-DIMM内存条和参考设计;

6. 全局时钟复位资源:8路可编程差分时钟,频率范围0.2-350MHz; (略) 复位;

7. 配置模式:支持USB、 (略) 、SD卡、JTAG下载;

8. 管理功能: (略) 管理、支持硬件自检测试、支持子卡自动识别和电压配置;

9. 配套软件功能:支持多套系统互连以实现更大容量的设计并提供分割软件;分割软件支持自动插入TDM IP,支持LVDS、SerDes互联,支持10,000根以上互连线数量的设计分割;支持电压电流监测、支持FPGA芯片温度监测、支持过压过流断电保护、支持系统运行状态监测、支持风扇转速自动调整以及静音模式;

10. 软件仿真部分:支持多种通用标准设计与验证语言(包括混合语言),支持时序检查,支持代码与功能覆盖率分析,包括Line/block,toggle,expression,条件/分支等覆盖率分析,支持 (略) 理器架构原生目标代码生成,包括:X86-64、RISC-V、ARM 64等,支持FST、VCD、SWD等通用波形格式,灵活支持多种调试手段,支持设计增量编译和并行计算技术,加速设计的编译,支持与硬仿等工具联合使用。

11. 货物验收合格之日起12个月,承诺提供原厂售后。

12. 有快速服务保障能力。一般性问题24小时内给予答复,难度较大的问题一周内给予答复。对于邮件、电话等远程方式不容易解决的问题,应派工程师到现场进行技术支持。

13. 成交供应商负责对采购单位使用人员进行产品使用培训。具体培训计划由成交供应商提供,其费用应包含在报价内。

数量:2

交货周期:合同签订后,15日内完成供货,到货后15日内完成安装调试

交货地点: (略) (略) 北京航空航天大学第一馆

是否接受进口产品:否

2、采购预算(最高限价):(略)元

3、参选单位资格要求:

(1)在中华人民共和国境内注册、响应招标、参加响应竞争的法人、其他组织或者自然人;

(2)响应人(供应商)应具备《中华人民共和国政府采购法》第二十二条规定;

① 具有独立承担民事责任的能力;

② 具有良好的商业信誉和健全的财务会计制度;

③ 具有履行合同所必需的设备和专业技术能力;

④ 有依法缴纳税收和社会保障资金的良好记录;

⑤ 参加政府采购活动前三年内,在经营活动中没有重大违法记录;

⑥ 法律、行政法规规定的其他条件。

(3)本项目不接受联合体响应;

(4)本项目不允许转包、分包;

(5)近三年内,本项目响应截止期前,被“信用中国”网站列入失信被执行人和重大税收违法案件当事人名单的、被“中国 (略) ”网站列入政府采购严重违法失信行为记录名单(处罚期限尚未届满的),不得参与本项目;

(6)法律、行政法规关于“合格响应人”的其他条件。

4、报名方式及截止时间:

报名方式:按照以下要求准备报名信息发送至邮箱*@*ttp://**

邮件标题:公司名称+采购项目名称;

邮件内容:需注明公司名称,地址,销售人员全名及联系方式;

附件:法人证书扫描件,法人授权书扫描件(含法人及销售人员身份证扫描件),采购需求中列出的相应资质证明,整理为同一个PDF文件发送。不符合要求者不予接收;

截止报名时间:2024年11月21日16时。

5、竞价会时间及方式:

时间:2024年11月22日;方式:采取视频会议方式。具体时间和开 (略) 采购工作领导小组办公室进一步通知。

6、参加竞价会所需提供材料:

11月21日前,参选供应商需将正式书面报价单和报名资料(均需加盖单位公章,报价单请单独密封)邮寄至以下地址:

地址: (略) (略) 北京航空航天大学第一馆

贾老师收,电话:(略)

7、采购项目经办人联系方式(采购项目咨询):

贾老师,邮箱:*@*ttp://**

8、学院采购工作领导小组办公室联系方式(异议或投诉):

邵老师,*@*ttp://**或010-(略)(上午9点-11:30;下午14:30-17:00)


1. (1)采购货物有关信息
设备或材料名称/参数/数量/交货期/交货地点/是否接受进口产品

设备名称:FPGA原型验证系统

参数:

1. 单板容量不低于(略)等效门,支持实现10亿级等效门的总设计容量;

2. 每片FPGA配置12个PHC高性能接;

3. 支持256:1的TDM IP和1.4Gbps单端信号速率;

4. 硬件接口资源:提供不少3100个IO用户子卡扩展;SerDes数量 (略) ,速率不低于16Gbps;

5. 板载DDR4存储接口,并提供相应的SO-DIMM内存条和参考设计;

6. 全局时钟复位资源:8路可编程差分时钟,频率范围0.2-350MHz; (略) 复位;

7. 配置模式:支持USB、 (略) 、SD卡、JTAG下载;

8. 管理功能: (略) 管理、支持硬件自检测试、支持子卡自动识别和电压配置;

9. 配套软件功能:支持多套系统互连以实现更大容量的设计并提供分割软件;分割软件支持自动插入TDM IP,支持LVDS、SerDes互联,支持10,000根以上互连线数量的设计分割;支持电压电流监测、支持FPGA芯片温度监测、支持过压过流断电保护、支持系统运行状态监测、支持风扇转速自动调整以及静音模式;

10. 软件仿真部分:支持多种通用标准设计与验证语言(包括混合语言),支持时序检查,支持代码与功能覆盖率分析,包括Line/block,toggle,expression,条件/分支等覆盖率分析,支持 (略) 理器架构原生目标代码生成,包括:X86-64、RISC-V、ARM 64等,支持FST、VCD、SWD等通用波形格式,灵活支持多种调试手段,支持设计增量编译和并行计算技术,加速设计的编译,支持与硬仿等工具联合使用。

11. 货物验收合格之日起12个月,承诺提供原厂售后。

12. 有快速服务保障能力。一般性问题24小时内给予答复,难度较大的问题一周内给予答复。对于邮件、电话等远程方式不容易解决的问题,应派工程师到现场进行技术支持。

13. 成交供应商负责对采购单位使用人员进行产品使用培训。具体培训计划由成交供应商提供,其费用应包含在报价内。

数量:2

交货周期:合同签订后,15日内完成供货,到货后15日内完成安装调试

交货地点: (略) (略) 北京航空航天大学第一馆

是否接受进口产品:否

2、采购预算(最高限价):(略)元

3、参选单位资格要求:

(1)在中华人民共和国境内注册、响应招标、参加响应竞争的法人、其他组织或者自然人;

(2)响应人(供应商)应具备《中华人民共和国政府采购法》第二十二条规定;

① 具有独立承担民事责任的能力;

② 具有良好的商业信誉和健全的财务会计制度;

③ 具有履行合同所必需的设备和专业技术能力;

④ 有依法缴纳税收和社会保障资金的良好记录;

⑤ 参加政府采购活动前三年内,在经营活动中没有重大违法记录;

⑥ 法律、行政法规规定的其他条件。

(3)本项目不接受联合体响应;

(4)本项目不允许转包、分包;

(5)近三年内,本项目响应截止期前,被“信用中国”网站列入失信被执行人和重大税收违法案件当事人名单的、被“中国 (略) ”网站列入政府采购严重违法失信行为记录名单(处罚期限尚未届满的),不得参与本项目;

(6)法律、行政法规关于“合格响应人”的其他条件。

4、报名方式及截止时间:

报名方式:按照以下要求准备报名信息发送至邮箱*@*ttp://**

邮件标题:公司名称+采购项目名称;

邮件内容:需注明公司名称,地址,销售人员全名及联系方式;

附件:法人证书扫描件,法人授权书扫描件(含法人及销售人员身份证扫描件),采购需求中列出的相应资质证明,整理为同一个PDF文件发送。不符合要求者不予接收;

截止报名时间:2024年11月21日16时。

5、竞价会时间及方式:

时间:2024年11月22日;方式:采取视频会议方式。具体时间和开 (略) 采购工作领导小组办公室进一步通知。

6、参加竞价会所需提供材料:

11月21日前,参选供应商需将正式书面报价单和报名资料(均需加盖单位公章,报价单请单独密封)邮寄至以下地址:

地址: (略) (略) 北京航空航天大学第一馆

贾老师收,电话:(略)

7、采购项目经办人联系方式(采购项目咨询):

贾老师,邮箱:*@*ttp://**

8、学院采购工作领导小组办公室联系方式(异议或投诉):

邵老师,*@*ttp://**或010-(略)(上午9点-11:30;下午14:30-17:00)


    
查看详情》
相关推荐
 

招投标大数据

查看详情

收藏

首页

最近搜索

热门搜索