中国科学院微电子研究所2024年9至11月政府采购意向-FPGA测试代码开发详细情况万元人民币
发送至邮箱
中国科学院微电子研究所2024年9至11月政府采购意向-FPGA测试代码开发详细情况万元人民币
| FPGA测试代码开发 | |
| 项目所在采购意向： | (略) 微电子研究所2024年9至11月政府采购意向 |
| 采购单位： | (略) 微电子研究所 |
| 采购项目名称： | FPGA测试代码开发 |
| 预算金额： | 100.*万元(人民币) |
| 采购品目： | C*-其他专业技术服务 |
| 采购需求概况 ： | 标的名称：FPGA测试代码开发 目标： 面向智能存储芯片的测试的控制器、通信和计算逻辑的设计与开发。满足智能存储芯片中的DDR颗粒控制、存算融合芯粒的控制要求，同时按照要求完成与上位机和其他板卡的通信协议的实现。 标的数量：1批次 质量、服务、安全、时限等要求： DDR颗粒的控制器逻辑、存算逻辑和高速通信接口逻辑的代码开发，完成在指定FPGA上进行测试与验证，预留相关自定义功能二次开发接口。开发周期：3个月。 |
| 预计采购时间： | 2024-09 |
| 备注： | |
本次公开的采购意向是本单位政府采购工作的初步安排，具体采购项目情况以相关采购公告和采购文件为准。
| FPGA测试代码开发 | |
| 项目所在采购意向： | (略) 微电子研究所2024年9至11月政府采购意向 |
| 采购单位： | (略) 微电子研究所 |
| 采购项目名称： | FPGA测试代码开发 |
| 预算金额： | 100.*万元(人民币) |
| 采购品目： | C*-其他专业技术服务 |
| 采购需求概况 ： | 标的名称：FPGA测试代码开发 目标： 面向智能存储芯片的测试的控制器、通信和计算逻辑的设计与开发。满足智能存储芯片中的DDR颗粒控制、存算融合芯粒的控制要求，同时按照要求完成与上位机和其他板卡的通信协议的实现。 标的数量：1批次 质量、服务、安全、时限等要求： DDR颗粒的控制器逻辑、存算逻辑和高速通信接口逻辑的代码开发，完成在指定FPGA上进行测试与验证，预留相关自定义功能二次开发接口。开发周期：3个月。 |
| 预计采购时间： | 2024-09 |
| 备注： | |
本次公开的采购意向是本单位政府采购工作的初步安排，具体采购项目情况以相关采购公告和采购文件为准。
招投标大数据
最近搜索
无
热门搜索
无
