重庆邮电大学集成电路训练平台采购项目计划编号：202203240009结果公告-采招网

重庆邮电大学集成电路训练平台采购项目计划编号：202203240009结果公告

中标
重庆
发布：2022-04-13

内容

发送至邮箱

重庆邮电大学集成电路训练平台采购项目计划编号：202203240009结果公告

nnn

n按照本项目成交原则，现将采购结果公示如下：n

n包1n

预算合计：￥100, 点击查看>> 元

nnnnnnnnnn

nnn n电工、电子专用生产设备 n需求描述：FPGA核心板（10块）n（1） (略) ：Xilinx Zynq-7010/7020 FPGA芯片（内置Cortex-A9双核CPU）n（2）编程接口：1个Type C下载口，支持JTAG协议下载，无须下载器。n（3）存储器：2片DDR3存储器，双W25Q128 Flash，一个接PS端一个接PL端n（4）供电：两个Type C接口都可以供电，每一组通针中都有至少一组供电接口n（5）支持TF卡（PS端），用于PS端程序存储n（6）支持HDMI接口，采用F (略) 理显示数据n（7）具备2.4G无线通信模块，支持NRF2401 WIFI n（8）具备8个LED灯，用不同颜色来展示n（9）4个20针通孔直插排座，具备防反插功能n（10）2个按键，一个给系统重置，一个给FPGA用于可定义按键n（11）2个三位拨码开关；nRISC-V开发板（10块）n（1）支持三级流水的RISC-V RV32IM指令集，自主设计架构n（2）内置至少12个32位IEEE-754标准的浮点乘法器，支持单精度浮点计算n（3） 1个32位计数器，1个看门狗计数器n（4） 4个16位计数器，支 (略) PWMn（5）支持引脚按组重构，每组8个引脚，支持至少30个GPIOn（6）配备72个32位动态可重构单元，每个动态可重构单元至少支持30条指令n（7）配备2个UART接口n（8）配备2个QSPI/SPI接口n（9） (略) I2C接口n（10）配备独立下载器，支持Jtag调试n（11）内部至少2条DMA总线，可以并行执行n（12）板载100MHZ有源晶振n（13）支持UART转USB串口输出n（14）支持至少1Mb flash存储n（15）采用USB供电n（16）每个动态可重构单元可以与周围相邻的8个动态可重构单元直接连接n（17）具备至少9行32位的存储缓存，每行至少128个数据n（18）数据缓存块与动态可重构阵列通过交叉连线矩阵进行连接n（19）输入输出各配置一块缓存存储块n（20）重构数据可以写入Flash，MCU从flash中调用配置n（21）每个平台配备5颗用于测试的芯片；nEDA工具（1套）n1)t接口与例化代码自动生成、引脚可移动，引脚颜色可变；n2)t软件不超过100M；n3)t面向对象的设计理念，可以分层设计；n4)tIP模块采用白盒子设计，双击打开，可以一层 (略) 设计，直到代码；n5)t提供搜索资源库的接口，配备30套以上免费的参考设计资源；n6)t支持Verilog仿真，支持可综合Verilog的设计与仿真；n7)t可打开VCD文件、临近波形自动采用不同颜色进行区分；n8)t生成的Verilog代码可以移植到不同的FPGA平台使用；n9)t自动生成设计模块的文档；n10)t一键生成测试文件；n11)t引脚跟随模块移动，连接线跟随引脚移动。n12)t可以配置不同引脚的属性n13)t支持自下而上和自上而下的设计n14)t生成的Verilog代码可以导入到其他EDA工具n15)t具备Verilog语法检查功能n16)t代码支持高亮显示，关键字用不同的颜色展示出来n17)t支持IP模块化显示n18)t支持引脚自动重排布n19)t至少支持生成两 (略) 商的引脚配置文件n20)t提供对应FPGA的引脚约束文件n21)t配套正式出版的专业教材；nRISC-V软件开发环境（1套）n（1）支持C语言编程环境，将RISC-V汇编指令封装到C语言库中n（2）支持RISC-V编译器，至少支持RV32IM指令集n（3）支持下载功能，通过一个Link模块，支持下载和调试n（4）支持Debug调试功能n（5）支持自动搜索文件中函数列表，并展示函数索引n（6）支持可视化的动态可重构阵列配置n（7）支持超过10个动态可重构配置文件组合n（8）支持动态可重构阵列的单步仿真n（9）每个动态可重构单元以图形化的方式可以选择输入数据的来源n（10）每个可重构单元支持指令大于30个n（12）支 (略) 径延时与延时错误提示n（13）支持语法检查可纠错n（14）支持C语言程序和可重构配置自动打包n（15）支持至少5个开发案例n（16）提供动态可重构的卷积计算配置n（17）提供FIR滤波器的参考配置n（18）提供向量数据计算的参考配置n（19）配套至少100页的说明文档；n实验案例（1套） (略) 分： (略) 及 EDA入门视频n1. 工具介绍n2. And Gate1 介绍n3. And Gate2 介绍n4. And Gate 简洁版n5.移位寄 (略) 分： (略) 初级视频n1.计数器n2.编译码器n3. (略) 位加法器n4.LED设计n5.LED板级验2n6.LED纯软 (略) 分： (略) 进阶视频n1.除法器n2.FIFOn3.8比特ALUn4.16比特ALUn5.简易售 (略) 分： (略) 协议视频n1.SPI设计n2.SPI板级验证n3.UART接收模块设计与验证1n4.UART接收模块设计与验证2n5.UART发送模块设计与验证1n6.UART发送模块设计与验 (略) 分： (略) 中级视频n1.tHDMI接口设计；n课程实践、实训材料（1套）n.数制转换与 (略) 基础n2. Verilog语言基础n3. 组合逻辑设计n4. 数电 (略) 设计与开发（74系列）n5. 板上点灯n6. 锁存器、触发器等 (略) 设计n7. Verilog语法规则n8. 状态机设计n9. UART、SPI、I2C接口协议n10. PWM电机驱动接口n11. HDMI接口协议n13. (略) 处理（蝶形变换、FFT）n14. (略) 理（图像基础、通道变换、卷积、滤波器）n15. 八角板实战开发n16．可重构机器小车平台实验n17. WIFI数据传输n18. (略) 通信n19. RISC CPU进阶设计n20. DMA总线介绍n21. RISC-V指令集设计n22. RTC实时时钟芯片设计n23. 物联网应用芯片设计与开发n24. 项 (略) 设计（多个项目开发经验）。n nn nn n
nn采购人预算(单价):￥100, 点击查看>> nn n	n数量:1(件)n	n小计(元):￥100, 点击查看>> n

n报价供应商数量：n3n

n入围拟成交?
供应商数量：n1n

n采购结果：n废标nn

n废标说明：n入围拟成交供应商不足三家n

nnnnnn

n采购执行方： (略) n

nnnn

n联系人：苏兰n

n联系电话：点击查看>> n

nnn

n按照本项目成交原则，现将采购结果公示如下：n

n包1n

预算合计：￥100, 点击查看>> 元

nnnnnnnnnn

nnn n电工、电子专用生产设备 n需求描述：FPGA核心板（10块）n（1） (略) ：Xilinx Zynq-7010/7020 FPGA芯片（内置Cortex-A9双核CPU）n（2）编程接口：1个Type C下载口，支持JTAG协议下载，无须下载器。n（3）存储器：2片DDR3存储器，双W25Q128 Flash，一个接PS端一个接PL端n（4）供电：两个Type C接口都可以供电，每一组通针中都有至少一组供电接口n（5）支持TF卡（PS端），用于PS端程序存储n（6）支持HDMI接口，采用F (略) 理显示数据n（7）具备2.4G无线通信模块，支持NRF2401 WIFI n（8）具备8个LED灯，用不同颜色来展示n（9）4个20针通孔直插排座，具备防反插功能n（10）2个按键，一个给系统重置，一个给FPGA用于可定义按键n（11）2个三位拨码开关；nRISC-V开发板（10块）n（1）支持三级流水的RISC-V RV32IM指令集，自主设计架构n（2）内置至少12个32位IEEE-754标准的浮点乘法器，支持单精度浮点计算n（3） 1个32位计数器，1个看门狗计数器n（4） 4个16位计数器，支 (略) PWMn（5）支持引脚按组重构，每组8个引脚，支持至少30个GPIOn（6）配备72个32位动态可重构单元，每个动态可重构单元至少支持30条指令n（7）配备2个UART接口n（8）配备2个QSPI/SPI接口n（9） (略) I2C接口n（10）配备独立下载器，支持Jtag调试n（11）内部至少2条DMA总线，可以并行执行n（12）板载100MHZ有源晶振n（13）支持UART转USB串口输出n（14）支持至少1Mb flash存储n（15）采用USB供电n（16）每个动态可重构单元可以与周围相邻的8个动态可重构单元直接连接n（17）具备至少9行32位的存储缓存，每行至少128个数据n（18）数据缓存块与动态可重构阵列通过交叉连线矩阵进行连接n（19）输入输出各配置一块缓存存储块n（20）重构数据可以写入Flash，MCU从flash中调用配置n（21）每个平台配备5颗用于测试的芯片；nEDA工具（1套）n1)t接口与例化代码自动生成、引脚可移动，引脚颜色可变；n2)t软件不超过100M；n3)t面向对象的设计理念，可以分层设计；n4)tIP模块采用白盒子设计，双击打开，可以一层 (略) 设计，直到代码；n5)t提供搜索资源库的接口，配备30套以上免费的参考设计资源；n6)t支持Verilog仿真，支持可综合Verilog的设计与仿真；n7)t可打开VCD文件、临近波形自动采用不同颜色进行区分；n8)t生成的Verilog代码可以移植到不同的FPGA平台使用；n9)t自动生成设计模块的文档；n10)t一键生成测试文件；n11)t引脚跟随模块移动，连接线跟随引脚移动。n12)t可以配置不同引脚的属性n13)t支持自下而上和自上而下的设计n14)t生成的Verilog代码可以导入到其他EDA工具n15)t具备Verilog语法检查功能n16)t代码支持高亮显示，关键字用不同的颜色展示出来n17)t支持IP模块化显示n18)t支持引脚自动重排布n19)t至少支持生成两 (略) 商的引脚配置文件n20)t提供对应FPGA的引脚约束文件n21)t配套正式出版的专业教材；nRISC-V软件开发环境（1套）n（1）支持C语言编程环境，将RISC-V汇编指令封装到C语言库中n（2）支持RISC-V编译器，至少支持RV32IM指令集n（3）支持下载功能，通过一个Link模块，支持下载和调试n（4）支持Debug调试功能n（5）支持自动搜索文件中函数列表，并展示函数索引n（6）支持可视化的动态可重构阵列配置n（7）支持超过10个动态可重构配置文件组合n（8）支持动态可重构阵列的单步仿真n（9）每个动态可重构单元以图形化的方式可以选择输入数据的来源n（10）每个可重构单元支持指令大于30个n（12）支 (略) 径延时与延时错误提示n（13）支持语法检查可纠错n（14）支持C语言程序和可重构配置自动打包n（15）支持至少5个开发案例n（16）提供动态可重构的卷积计算配置n（17）提供FIR滤波器的参考配置n（18）提供向量数据计算的参考配置n（19）配套至少100页的说明文档；n实验案例（1套） (略) 分： (略) 及 EDA入门视频n1. 工具介绍n2. And Gate1 介绍n3. And Gate2 介绍n4. And Gate 简洁版n5.移位寄 (略) 分： (略) 初级视频n1.计数器n2.编译码器n3. (略) 位加法器n4.LED设计n5.LED板级验2n6.LED纯软 (略) 分： (略) 进阶视频n1.除法器n2.FIFOn3.8比特ALUn4.16比特ALUn5.简易售 (略) 分： (略) 协议视频n1.SPI设计n2.SPI板级验证n3.UART接收模块设计与验证1n4.UART接收模块设计与验证2n5.UART发送模块设计与验证1n6.UART发送模块设计与验 (略) 分： (略) 中级视频n1.tHDMI接口设计；n课程实践、实训材料（1套）n.数制转换与 (略) 基础n2. Verilog语言基础n3. 组合逻辑设计n4. 数电 (略) 设计与开发（74系列）n5. 板上点灯n6. 锁存器、触发器等 (略) 设计n7. Verilog语法规则n8. 状态机设计n9. UART、SPI、I2C接口协议n10. PWM电机驱动接口n11. HDMI接口协议n13. (略) 处理（蝶形变换、FFT）n14. (略) 理（图像基础、通道变换、卷积、滤波器）n15. 八角板实战开发n16．可重构机器小车平台实验n17. WIFI数据传输n18. (略) 通信n19. RISC CPU进阶设计n20. DMA总线介绍n21. RISC-V指令集设计n22. RTC实时时钟芯片设计n23. 物联网应用芯片设计与开发n24. 项 (略) 设计（多个项目开发经验）。n nn nn n
nn采购人预算(单价):￥100, 点击查看>> nn n	n数量:1(件)n	n小计(元):￥100, 点击查看>> n

n报价供应商数量：n3n

n入围拟成交?
供应商数量：n1n

n采购结果：n废标nn

n废标说明：n入围拟成交供应商不足三家n

nnnnnn

n采购执行方： (略) n

nnnn

n联系人：苏兰n

n联系电话：点击查看>> n

,重庆,重庆

查看详情》

招标
代理

关注我们可获得更多采购需求

 已关注

欢迎来到采招网 优质商机信息整合平台

完善企业信息，查看项目详情 每日为超30万+用户推荐优质商机

欢迎来到采招网优质商机信息整合平台

完善企业信息，查看项目详情每日为超30万+用户推荐优质商机