服务内容

1.1 使用台积电tsmc22nm ULP 0.8V/1.8V PDK
1.2 面积：4mm2
1.3 Bare Die: 100die
1.4 Block Size：2*2mm2
1.5 Chip Size：2*5mm2
1.6 Shuttle Date：2025/2/8
1.7 片上集成一个定制模拟存算S (略) 和一个可调精度2/4/8 bit (略) ，SRA (略) 能效比大于55TOPS/W。

服务期限

1.签订合同后3天内完成PDK安装。并测试PDK相关的design rule。
2.7天内完成SRAM和 (略) 的原理图，版图，后防，DRC/LVS。
3.签订合同后20天内完成MPW流片，通过(略)方验收结束本项目。

售后要求

1、作为(略)方，(略)方保证产品符合双方确认之规格，(略)方应于收到产品后 10 个工作日内完成检验。如(略)方在前述期限内未向(略)方书面提出产品具有瑕疵的通知，则视为产品通过检验。(略)方在对于流片需提供(略)方针对核心技术的保密内容及保密期限自合同签订之日起五年。 2、(略)方签订合同之后需调试存算S (略) ， (略) 能效大于55TOPS/W，并向(略)方提供仿真报告；(略)方需向(略)方提供一套可变精度大于2/4/8bit的A (略) IP方案，并完成调试服务和仿真报告。 3、(略)方需提供整体AI芯片的调试服务，要求AI芯片能在多精度下实现2bit、4bit、8比特的性能。(略)方 (略) 所需软件系统的编写和调试。 (略)方流片后需要和(略)方沟通提供FPGA demo板以及 (略) 设计，协同完成芯片的测试以及后期调试工作。

服务内容

1.1 使用台积电tsmc22nm ULP 0.8V/1.8V PDK
1.2 面积：4mm2
1.3 Bare Die: 100die
1.4 Block Size：2*2mm2
1.5 Chip Size：2*5mm2
1.6 Shuttle Date：2025/2/8
1.7 片上集成一个定制模拟存算S (略) 和一个可调精度2/4/8 bit (略) ，SRA (略) 能效比大于55TOPS/W。

服务期限

1.签订合同后3天内完成PDK安装。并测试PDK相关的design rule。
2.7天内完成SRAM和 (略) 的原理图，版图，后防，DRC/LVS。
3.签订合同后20天内完成MPW流片，通过(略)方验收结束本项目。

售后要求

1、作为(略)方，(略)方保证产品符合双方确认之规格，(略)方应于收到产品后 10 个工作日内完成检验。如(略)方在前述期限内未向(略)方书面提出产品具有瑕疵的通知，则视为产品通过检验。(略)方在对于流片需提供(略)方针对核心技术的保密内容及保密期限自合同签订之日起五年。 2、(略)方签订合同之后需调试存算S (略) ， (略) 能效大于55TOPS/W，并向(略)方提供仿真报告；(略)方需向(略)方提供一套可变精度大于2/4/8bit的A (略) IP方案，并完成调试服务和仿真报告。 3、(略)方需提供整体AI芯片的调试服务，要求AI芯片能在多精度下实现2bit、4bit、8比特的性能。(略)方 (略) 所需软件系统的编写和调试。 (略)方流片后需要和(略)方沟通提供FPGA demo板以及 (略) 设计，协同完成芯片的测试以及后期调试工作。