HTG-ZRF16RFSoC全数字收发组件

内容
 
发送至邮箱

HTG-ZRF16RFSoC全数字收发组件

基本信息

(略) 中大招（货）[2022] (略)
项目名称 (略) 电子 (略) 全数字收发组件采购项目
项目类型货物采购申购主题HTG-ZRF16 RFSoC全数字收发组件采购单位 (略)
项目预算采购开始时间2022-08-12 19:35采购结束时间2022-08-22 10:00是否送货是
期望收货时间合同签订后30天交货经办人王老师经办人电话 点击查看>> -808
送货地址广东省深圳市光 (略) (略) (略) (略) 深圳校区理学园东529
电子签章本项目需要使用CA签字CA操作手册下载
备注1、国内供货请报含税人民币价；境外供货（进口）请报免税人民币价或外币价， (略) 必须有境外人民币收款账户。2、进口货物中如 (略) 分，供应商在报价时应分别报价， (略) 分、 (略) 分的币种选择见第1条，并分别签订进口货物购销协议和国内采购合同。3、 (略) 不收取任何费用。

设备列表

采购设备数量参考品牌详细响应要求
HTG-ZRF16 RFSoC全数字收发组件4套详情请进入系统查看
"HTG-ZRF16 RFSoC全数字收发组件"技术要求
序号技术要求内容评分等级是否需要附件说明
1 1、主机参数： (略) 理芯片Zynq UltraScale+ RFSoC ZU49DR，集成FPGA、ARM和16个独立 AD,DA单元； 非常重要 是
2 2、16个独立通道ADC,量化位数≥12bit，采样频率≥2.5Gsps,模拟带宽≥4GHz，支持多通道同步，采用SSMC射频接口； 非常重要 否
3 3、16个独立通道DAC,量化位数≥14bit，采样频率≥7Gsps，模拟带宽≥4GHz，支持多通道同步，采用SSMC射频接口； 非常重要 否
4 4、2个QSFP28光纤接口，线速率≥10Gsps；一个 用于 I/O 扩展的 FPGA 夹层卡 (FMC+) 接口，用户定义单端 I/O 口≥100个， GTY串行收发器≥8个； 重要 否
5 5、独立用于FPGA DDR4内存≥4GB、 (略) 理器的DDR4内存 ≥2GB ； 重要 否
6 6、参考时钟采用可编程时钟芯片，可通过I2C配置； 重要 否
7 7、支持QSPI配置闪存设备，以支持固化程序； 重要 否
8 8、不少于1个10/100/1000以太网(RJ45)端口(处理器端)；不少于1个MicroSD接口(处理器端)；不少于1个DP显示接口(处理器端)；不少于1个USB 2.0/3.0接口(处理器端)；不少于1个SATA接口(处理器端)；不少于2个UART-to-microUSB接口 ( (略) 理器端各一个)，支持电脑通过microUSB接口访问设备； 重要 否
9 9、收发单元时钟树支持可编程和抖动滤除，支持内外参考时钟可编程切换，支持多通道时钟同步，可通过I2C总线进行编程； 重要 否
10 10、ARM调试配置模式，支持SDK在线加载程序和调试； 重要 否
11 11、FPGA JTAG配置模式,支持Vivado在线加载程序和调试； 重要 否
12 12、外部同步时钟端口，采用SSMC接口； 重要 否
13 13、尺寸:不大于21cm21cm。； 重要 否
14 14、软件及其功能：（1）使用手册：包含板卡特性和各外设接口的详细使用说明；（2）原理图：包含板卡内各元器件间详细互联情况；（3）DDR4例程：包含FPGA逻辑端DDR (略) 和DDR4控制器配置参数参考； 重要 否
15 15、每一套全数字收发组件，配备电源适配器一个，输入100~240V交流,50~60HZ,输出12V直流，最大负载电流≥8A。 非常重要 否


基本信息

(略) 中大招（货）[2022] (略)
项目名称 (略) 电子 (略) 全数字收发组件采购项目
项目类型货物采购申购主题HTG-ZRF16 RFSoC全数字收发组件采购单位 (略)
项目预算采购开始时间2022-08-12 19:35采购结束时间2022-08-22 10:00是否送货是
期望收货时间合同签订后30天交货经办人王老师经办人电话 点击查看>> -808
送货地址广东省深圳市光 (略) (略) (略) (略) 深圳校区理学园东529
电子签章本项目需要使用CA签字CA操作手册下载
备注1、国内供货请报含税人民币价；境外供货（进口）请报免税人民币价或外币价， (略) 必须有境外人民币收款账户。2、进口货物中如 (略) 分，供应商在报价时应分别报价， (略) 分、 (略) 分的币种选择见第1条，并分别签订进口货物购销协议和国内采购合同。3、 (略) 不收取任何费用。

设备列表

采购设备数量参考品牌详细响应要求
HTG-ZRF16 RFSoC全数字收发组件4套详情请进入系统查看
"HTG-ZRF16 RFSoC全数字收发组件"技术要求
序号技术要求内容评分等级是否需要附件说明
1 1、主机参数： (略) 理芯片Zynq UltraScale+ RFSoC ZU49DR，集成FPGA、ARM和16个独立 AD,DA单元； 非常重要 是
2 2、16个独立通道ADC,量化位数≥12bit，采样频率≥2.5Gsps,模拟带宽≥4GHz，支持多通道同步，采用SSMC射频接口； 非常重要 否
3 3、16个独立通道DAC,量化位数≥14bit，采样频率≥7Gsps，模拟带宽≥4GHz，支持多通道同步，采用SSMC射频接口； 非常重要 否
4 4、2个QSFP28光纤接口，线速率≥10Gsps；一个 用于 I/O 扩展的 FPGA 夹层卡 (FMC+) 接口，用户定义单端 I/O 口≥100个， GTY串行收发器≥8个； 重要 否
5 5、独立用于FPGA DDR4内存≥4GB、 (略) 理器的DDR4内存 ≥2GB ； 重要 否
6 6、参考时钟采用可编程时钟芯片，可通过I2C配置； 重要 否
7 7、支持QSPI配置闪存设备，以支持固化程序； 重要 否
8 8、不少于1个10/100/1000以太网(RJ45)端口(处理器端)；不少于1个MicroSD接口(处理器端)；不少于1个DP显示接口(处理器端)；不少于1个USB 2.0/3.0接口(处理器端)；不少于1个SATA接口(处理器端)；不少于2个UART-to-microUSB接口 ( (略) 理器端各一个)，支持电脑通过microUSB接口访问设备； 重要 否
9 9、收发单元时钟树支持可编程和抖动滤除，支持内外参考时钟可编程切换，支持多通道时钟同步，可通过I2C总线进行编程； 重要 否
10 10、ARM调试配置模式，支持SDK在线加载程序和调试； 重要 否
11 11、FPGA JTAG配置模式,支持Vivado在线加载程序和调试； 重要 否
12 12、外部同步时钟端口，采用SSMC接口； 重要 否
13 13、尺寸:不大于21cm21cm。； 重要 否
14 14、软件及其功能：（1）使用手册：包含板卡特性和各外设接口的详细使用说明；（2）原理图：包含板卡内各元器件间详细互联情况；（3）DDR4例程：包含FPGA逻辑端DDR (略) 和DDR4控制器配置参数参考； 重要 否
15 15、每一套全数字收发组件，配备电源适配器一个，输入100~240V交流,50~60HZ,输出12V直流，最大负载电流≥8A。 非常重要 否


    
查看详情》
相关推荐
 

招投标大数据

查看详情

附件

收藏

首页

搜索

最近搜索

无

热门搜索

无