1.★FPGA芯片：系统逻辑单元504K个，DSP Slice1728个，视频解码器单元1个，IO引脚464个，配置四核ARM Cortex-A53或性能 (略) 理器，配置双核ARM Cortex-R5或性能 (略) 理器，提供视频解码器单元且支持H.264/H.265，存储容量38MB2.板卡用户IO：用户拨码开关8个，按键5个，LED灯8个3.时钟技术：需支持可编程时钟，系统时钟，用户时钟，抖动衰弱时钟4.上电启动配置方式3种，至少包括JTAG，双路QSPI Flash和SD5.存储：PS支持DDR4 64Bit SODIMM，PL支持DDR4组件，满足Quad_SPI闪存，支持SD卡6.扩展连接器：FMC-HPC连接器2个，PMOD插头2个，支持PS PMOD7. (略) 络与显示：支持SDI，支持AES3音频连接器，支持SFP+cage，支持SMA，支持UART-USB桥接，RJ-45 (略) 连接器，支持HDMI视频输入输出，支持Display port，支持CAN接口8.高速接口：支持PCIE Gen2/Gen3，支持USB2.0/USB3.0，支持SATA3.09.其他：支持12V适配器或ATX，FPGA FMC接口2个，实现IO扩展10.配套资源：需提供Xilinx Vivado正式版开发工具，需提供Xilinx Vivado相关培训资料，需提供Xilinx Vivado开发流程培训，需具备Xilinx大学计划官方授权培训资质，需提供配套实 (略) 理器设计实验APU，可编程逻辑外设设计， (略) 理器设计RPU，平台管理单元使用及开发，Linux操作系统开发流程，基于DPU的边缘 (略) 络加速部署实验等不少于6个实验以及后续产品开发使用支持 

1.★FPGA芯片：系统逻辑单元504K个，DSP Slice1728个，视频解码器单元1个，IO引脚464个，配置四核ARM Cortex-A53或性能 (略) 理器，配置双核ARM Cortex-R5或性能 (略) 理器，提供视频解码器单元且支持H.264/H.265，存储容量38MB2.板卡用户IO：用户拨码开关8个，按键5个，LED灯8个3.时钟技术：需支持可编程时钟，系统时钟，用户时钟，抖动衰弱时钟4.上电启动配置方式3种，至少包括JTAG，双路QSPI Flash和SD5.存储：PS支持DDR4 64Bit SODIMM，PL支持DDR4组件，满足Quad_SPI闪存，支持SD卡6.扩展连接器：FMC-HPC连接器2个，PMOD插头2个，支持PS PMOD7. (略) 络与显示：支持SDI，支持AES3音频连接器，支持SFP+cage，支持SMA，支持UART-USB桥接，RJ-45 (略) 连接器，支持HDMI视频输入输出，支持Display port，支持CAN接口8.高速接口：支持PCIE Gen2/Gen3，支持USB2.0/USB3.0，支持SATA3.09.其他：支持12V适配器或ATX，FPGA FMC接口2个，实现IO扩展10.配套资源：需提供Xilinx Vivado正式版开发工具，需提供Xilinx Vivado相关培训资料，需提供Xilinx Vivado开发流程培训，需具备Xilinx大学计划官方授权培训资质，需提供配套实 (略) 理器设计实验APU，可编程逻辑外设设计， (略) 理器设计RPU，平台管理单元使用及开发，Linux操作系统开发流程，基于DPU的边缘 (略) 络加速部署实验等不少于6个实验以及后续产品开发使用支持