A1包、集成电路设计软件（一）一、供应商资格要求1、符合《中华人民共和国政府采购法》第二十二条的规定。2、供应商的资质要求：无二、技术要求编号名称招标要求的技术指标数量1逻辑综合器升级升级维保期：两年。对以下功能进行升级维护：支持将多种硬件描述语言（VHDL、Verilog、SystemVerilog等）的高级设计描述转换成优化的门级设计。支持使用图形界面和命令行方式进行操作和调试。支持时序、测试、功耗和面积等方面的同时优化。支持IEEE1801所定义的功耗设计国际规范。支持提供快速的数据通路优化技术。采用虚拟布局和布线技术，快速收敛时序。提供逻辑综合时，连线拥塞优化能力。1套2VHDL编译器升级升级维保期：两年。对以下功能进行升级维护：具备针对VHDL高级硬件描述语言进行编译的能力。1套3硬件描述语言仿真器升级升级维保期：两年。对以下功能进行升级维护：能够提供VHDL/VerilogHDL混合语言仿真以及SystemVerilog等设计验证语言以及VMM/UVM/OVM验证方法学支持。提供可视化的交互式调试方法。提供形式化逻辑电路验证方法。提供智能RTL验证解决方案，内置复杂的断言（native assertion）描述、自动测试平台生成技术、以及代码和断言覆盖引擎。支持复杂数据通道设计的形式比对。1套4设计库升级升级维保期：两年。对以下功能进行升级维护：包括适用于设计和验证工作的主要知识产权组件，如高速数据通路部件、 AMBA片内总线、（8051，6811）存储器组合（存储器控制器、存储器 BIST、存储器构建组块）、标准总线和 I/O的验证 IP、常用 Star IP模型的设计视图、板卡验证 IP（≥10000种）和 ASIC芯片设计者使用的Foundry设计库。单一使用授权许可即可使用设计库内全部组件。1套5图形化界面升级升级维保期：两年。对以下功能进行升级维护：可以为逻辑综合器提供图形化操作界面。1套6静态时序分析器升级升级维保期：两年。对以下功能进行升级维护：能够进行延时计算和静态时序分析和签收，能够使用图形界面和命令行方式进行操作，支持检测设计的约束条件，包括在各种负载、温度和电源电压情况下的时序和功耗约束等。支持分布式多模多角（Multi-corner Multi-mode）分析能力，并能够生成完整统一的报告。被所有芯片制造厂商采用并被加入在其推荐的首选时序收敛验收流程中。支持IEEE1801所定义的功耗设计国际规范支持与逻辑综合工具的无缝连接，使用相同的工艺库，数据库、软件环境、和命令支持亿门级别全芯片门级静态时序分析和时序。1套7功耗分析器升级升级维保期：两年。对以下功能进行升级维护：具备对千万门级的电路的分析能力。与SPICE相比，门级性能的估算误差为5％－10％。提供基于事件的峰值功耗验证分辨率达100ps的分析能力。1套8波形分析器升级升级维保期：两年。对以下功能进行升级维护：支持多种波形格式（超过40余种），实时波形显示和64bit文件系统。支持频谱分析、史密斯园图、极坐标图等分析功能。支持交互式眼图、柱状图、二维/三维等扫描分析。内嵌ADC、DAC、PLL、DSP、Memory等设计的专业测试工具包。1套9高精度电路仿真器升级升级维保期：两年。对以下功能进行升级维护：支持主流的业界标准和知识产权仿真模型支持多种互联和信号完整性分析。支持大量单元特性的功能。提供对电路优化、对设计进行测定分析的功能。1套10数字设计自动化侦错系统为集成电路仿真验证，提供通用调试侦错平台，完成代码查看分析与调试，电路原理图分析与调试，状态机分析和调试，波形查看与对比等功能。能够搭载全部主流RTL仿真器，提供开放平台接口支持第三方工具和验证流程。单步快速回追功能，自动快速单步回溯数据通路。支持IEEE1801所定义的功耗设计国际规范支持混合信号验证，支持RTL和C代码的协同调试。授权使用期：三年15套11IP模块验证库 (1.USB3.0验证及协议分析平台；2.SATAIII验证平台；3.PCIe2.0验证平台)1.USB3.0验证及协议分析平台服务。★支持USB2.0 USB3.0以及USB OTG 2.0标准。支持协议分析调试软件进行协议调试分析。支持SystemVerilog以及主流的方法学。支持 Host/Device/Hub的模拟。支持对于协议层/链路层/物理层的仿真验证。可对多种协议进行协议层次的分析。可以链接到信号/波形级别的调试工具进行同步协议层/信号层的同步调试。多仿真工具支持以及支持仿真工具Log同步。2.SATAIII验证平台服务。支持SATA命令集，支持SATA Gen1, Gen2和Gen3 plus扩展。支持Host/Device 模型，支持SERDES模型支持应用层/传输层/链路层/物理层的验证。支持随机/直接测试。3.PCIe2.0验证平台服务。支持Root Complex和Endpoint模型，支持PIPE PCS/PMA level或者SERDES接口。全链路速度支持。支持应用层/传输层/数据链路层/物理层验证。支持直接／错误／随即测试序列。全面支持Systemverilog以及UVM验证方法学。支持协议分析调试软件。1套注：以上加“_________”部分为★条款内容，如不满足，按无效投标处理。三、投标保证金1、投标保证金数额：人民币肆万玖仟叁佰圆整(￥49300.00)。2、投标保证金交纳采用下列形式之一：电汇、银行本票、银行汇票、现金、投标担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单位：山东省省级机关政府采购中心开户银行：建行济南市高新支行黄金时代分理处银行帐号：****************9999大额联行号：********1046采用投标担保函形式交纳的，按山东省财政厅《关于印发（山东省政府采购信用担保试点方案）的通知》（鲁财采[2011]49号）规定执行。A2包、集成电路设计软件（二）一、供应商资格要求1、符合《中华人民共和国政府采购法》第二十二条的规定。2、供应商的资质要求：无二、技术要求编号名称招标要求的技术指标数量1模拟电路图编辑器接口软件升级升级维保期：两年。对以下功能进行升级维护：提供更紧密的Verilog硬件描述语言接口，通过与Virtuoso原理图输入工具的配合，实现混合语言和图形化的设计输入。1套2数字电路仿真软件升级升级维保期：两年。对以下功能进行升级维护：支持UVM方法学,低功耗仿真,混合语言仿真；支持断言，SystemVerilog，e等验证语言；对整个验证过程进行管理，分析覆盖率。1套3数模混合电路版图实现软件升级升级维保期：两年。对以下功能进行升级维护：★在Virtuoso设计环境中完成50K规模以下的数字电路从RTL描述到GDSII制造数据产生的完整设计流程。特别适合大模拟/小数字混合信号电路的设计。1套4模拟电路仿真软件升级升级维保期：两年。对以下功能进行升级维护：提供快速和精确的SPICE级别的模拟仿真工具，实现晶体管电路的直流，交流和瞬态的仿真。加强与模拟设计环境的集成，可以完成初始设置，仿真交互和分析结果后处理。1套5射频电路仿真软件升级升级维保期：两年。对以下功能进行升级维护：提供射频电路设计功能，提供快速的频域谐波平衡分析，提供准确的时域强烈非线性电路的分析。1套6物理验证设计规则检查软件升级升级维保期：两年。对以下功能进行升级维护：检验版图是否违反DRC规则，针对纳米设计所出现的特殊的物理效应，保证所绘制版图能够被完整而正确地加工制造。1套7物理验证等效性验证软件升级升级维保期：两年。对以下功能进行升级维护：检验版图对LVS规则的违反，以保证版图和原理图的等效性，保证所绘制的版图是原理图正确的延伸，确保版图的拓扑结构的正确性。1套8模拟电路原理图软件升级升级维保期：两年。对以下功能进行升级维护：提供原理图编辑输入功能，支持所有厂商提供的器件类型和结构，能够在完全图形化的界面下完成交互式设计输入。1套9模拟电路仿真环境软件升级升级维保期：两年。对以下功能进行升级维护：提供电路设计流程中的模拟设计和仿真的环境，为仿真类型设置和仿真波形显示提供方便的交互环境。1套10模拟电路版图设计软件升级升级维保期：两年。对以下功能进行升级维护：提供层次化的，多输入窗口的交互式的物理版图设计环境。可以利用参数化单元灵活地进行版图设计，并支持SKILL编程语言。1套11模拟电路高级版图设计软件升级升级维保期：两年。对以下功能进行升级维护：提供交互式的物理版图布局/布线的功能。采用约束条件，设计规则及原理图连接关系驱动的物理实现方法，在器件、单元与模块级加快定制数字、混合信号与模拟设计的物理布局/布线设计。1套12集成电路参数提取软件升级升级维保期：两年。对以下功能进行升级维护：纳米设计的精确三维寄生参数提取工具，可以在门级和晶体管级电路提取精确的寄生电阻、电容等无源寄生器件的参数。支持45nm以下的工艺所出现的特殊效应，针对DFM流程的寄生参数的提取，针对CMP和Litho对物理设计的影响提供整体的解决方案。1套13数字电路物理实现工具升级升级维保期：两年。对以下功能进行升级维护：提供完整布局布线实现，支持Nano绕线引擎，支持Gigaopt优化引擎，支持signoff级别时序分析和信号完整性分析1套14数字电路低功耗软件升级升级维保期：两年。对以下功能进行升级维护：支持非层次化和层次化低功耗描述语言,支持多阈值电压，门控时钟，多电压域，电源关断等低功耗技术，并且支持电源关断技术中状态寄存器保持，多寄存器，动态电压频率变换等高级低功耗技术,支持模块低功耗模型。1套注：以上加“_________”部分为★条款内容，如不满足，按无效投标处理。三、投标保证金1、投标保证金数额：人民币肆万玖仟玖佰圆整(￥49900.00)。2、投标保证金交纳采用下列形式之一：电汇、银行本票、银行汇票、现金、投标担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单位：山东省省级机关政府采购中心开户银行：建行济南市高新支行黄金时代分理处银行帐号：****************9999大额联行号：********1046采用投标担保函形式交纳的，按山东省财政厅《关于印发（山东省政府采购信用担保试点方案）的通知》（鲁财采[2011]49号）规定执行。A3包、集成电路设计软件（三）一、供应商资格要求1、符合《中华人民共和国政府采购法》第二十二条的规定。2、供应商的资质要求：无二、技术要求编号名称招标要求的技术指标数量1芯片数模混合仿真工具升级升级维保期：两年。对以下功能进行升级维护：具备全面的系统级仿真解决方案的能力；并且可以支持VHDL-AMS，Verilog-A，Verilog-AMS，SPICE，Verilog, VHDL, C/C、SystemC，SystemVerilog多种语言。具备常见混合信号设计模块的行为级模型库，其中的模型支持面向实际模块细化设计的参数和行为校准功能，可以实现基于模块实现过程中提取精确的行为级模型，实现快速高精度的仿真和验证。单一平台支持支持自顶向下以及自底向上的设计流程：对于包含全部设计的单一数据执行一个统一仿真的周期，能够解决仿真器的瓶颈。支持所有设计流程并能够对设计组之间不同设计方法学保持兼容。单一内核无缝地进行混合仿真。支持对重复嵌套的不同类型语言进行系统级仿真。被客户验证过的仿真引擎。支持32位或64位的Linux，Unix操作平台。1套2芯片接口环境升级升级维保期：两年。对以下功能进行升级维护：用户界面。同主流的版图环境实现自动整合；DRC/LVS/PEX/PERC的结果可以反标回版图数据库中；快速直接读取GDSII格式版图文件，并直接进行修改；直观的图形化接口；1套3芯片RVE环境升级1套4GDS版图快速读取工具升级1套5芯片设计规则检查工具升级升级维保期：两年。对以下功能进行升级维护：支持model drc检查；支持天线效应检查：网络面积比值以最可靠也是最容易理解的方法提供识别最复杂天线的检查能力；检查金属密度填充，满足可制造性设计需求；特定区域局部检查：区域针对性的进行DRC检查，可以提高改错、重新验证的效率；也可以只进行某些子单元或屏蔽某些子单元及区域的检查；通过简单的规则行就可以最佳地识别出过孔线端包络浮动规则；错误信息以统计形式根据层次化的情况报告，有效地加速设计修正过程；层次化的检查：可以提高效率，又可以避免错误的重复输出。采用层次化技术，不仅可以大大提高验证速度，加快改错，还可以降低对硬件资源的需求。规则分组：在规则文件中通常会对相应的检查分组，可以任意指定需要检查的规则或组，忽略不必要的检查；1套6层次化芯片设计规则检查工具升级1套7层次化芯片电路图与版图对比工具升级升级维保期：两年。对以下功能进行升级维护：★LVS可实现分步骤的验证：从GDS中得到版图的网表，进行版图网表和源网表的比较；能够完成LVS功能，能够实现原理图同原理图，版图同版图之间的特殊比较；可执行IP的检查，屏蔽IP内部的比较，只检查IP各个端口连接的正确性，确保IP的正确应用；短路检查可以精确定位于节点和路径；可以检查电源和地之间的短路问题。可使用标准和自定义的器件提取指令，实现数字，模拟以及RF设计中3，4或者N端口的器件地提取自动门识别，标准器件减少，以及其它选项简化规则的编写。用户定义的器件减少算法提供最佳的用户控制。通过Verilog至SPICE的转换工具，实现简单快捷的输入网表格式转换。层次化的验证：采用层次化的验证方法，可以将错误直接定位在子单元中，缩小错误的范围，容易查错。1套8芯片电路图与版图对比工具升级1套9PCB设计工具升级升级维保期：两年。对以下功能进行升级维护：与原理图输入工具紧密接合，可以做到正向及反向的数据同步，支持与原理图的交互式选中、布局功能。支持274X和274D格式的GERBER文件输出，能够输出ODB格式的数据文件。无限制的UNDO，REDO功能。规则管理中支持物理规则、间距属性和设计规则检查。支持器件旋转、排列、推挤、移动的功能。能根据器件的类型和布局后所处的位置对器件进行重新编号，并更新到原理图中。能够对HDI孔、埋盲孔等复杂工艺进行设置（包括埋盲孔过孔与焊盘间距等等）。能够方便地设计PCB叠层结构，能够自动计算单端走线阻抗和差分阻抗。有圆弧走线、总线走线，以及动态推挤敷铜、过孔、泪滴焊盘等特殊功能。相同功能的电路模块能够进行布局复制，而且同时能将布线拷贝到复制的模块中；支持跨项目的相同电路模块拷贝功能。1套10专业级PCB设计工具升级升级维保期：两年。对以下功能进行升级维护：与原理图输入工具紧密接合，可以做到正向及反向的数据同步，支持与原理图的交互式选中、布局功能。能够支持274X和274D格式的GERBER文件输出，能够输出ODB格式的数据文件。无限制的UNDO，REDO功能。能根据器件的类型和布局后所处的位置对器件进行重新编号，并更新到原理图中。支持高速PCB设计所必须的特殊要求设计规则约束，包括走线长度、延时、阻抗等。能够对HDI孔、埋盲孔等复杂工艺进行设置（包括埋盲孔过孔与焊盘间距等等）。无网格自动布线器的层数应不低于12层。具备高性能的自动布线功能，能实现实时45度布线。自动布线可以随时停止，手工干预后，可以在调整后的基础上继续自动布线。有圆弧走线、总线走线，以及动态推挤敷铜、过孔、泪滴焊盘等特殊功能。相同功能的电路模块能够进行布局复制，而且同时能将布线拷贝到复制的模块中。支持跨项目的相同电路模块拷贝功能。1套11寄生参数规则生成工具升级升级维保期：两年。对以下功能进行升级维护：高性能、高容量，支持层次化全芯片的参数提取与LVS共享层次化数据结构可进行晶体管级、门级、层次化及数模混合的抽取，进行R、C、R C或R C CC的抽取生成多种格式的输出，SPICE、DSPF、SPEF、CalibreView等对先进的工艺进行精确的建模，进行3D抽取同Layout工具紧密地集成在一起，可以直接用图形化的界面在layout中进行寄生参数的抽取。可以将抽取得到的寄生电阻、电容反标到layout及schematic中，方便电路分析支持从现有工艺条件自动生成寄生参数提取规则数据。1套12寄生参数提取工具升级1套13高性能FPGA仿真器升级升级维保期：两年。对以下功能进行升级维护：支持众多的ASIC和FPGA厂家库。单一内核支持全部标准语言：SystemVerilog、SystemC、VHDL、Verilog、PSL和C/C。支持UCDB格式的覆盖率数据文件。具备直观易用的图形用户界面。支持IEEE P1735加密。提供便捷灵活的调试手段，如性能分析、波形比较、SignalSpy等。支持Windows、Linux平台。1套注：以上加“_________”部分为★条款内容，如不满足，按无效投标处理。三、投标保证金1、投标保证金数额：人民币壹万肆仟肆佰圆整(￥14400.00)。2、投标保证金交纳采用下列形式之一：电汇、银行本票、银行汇票、现金、投标担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单位：山东省省级机关政府采购中心开户银行：建行济南市高新支行黄金时代分理处银行帐号：****************9999大额联行号：********1046采用投标担保函形式交纳的，按山东省财政厅《关于印发（山东省政府采购信用担保试点方案）的通知》（鲁财采[2011]49号）规定执行。A4包、集成电路设计软件（四）一、供应商资格要求1、符合《中华人民共和国政府采购法》第二十二条的规定。2、供应商的资质要求：无二、技术要求编号名称招标要求的技术指标数量1集成电路预言性电子设计软件商业版升级商业版升级维保期：三年大学计划版授权使用期：三年对以下功能进行升级维护、授权（大学计划版）：集成电路早期设计收敛，支持从架构到门级的分析，并且在单一平台上实现多种功能:代码语法检查、设计规则检查、可综合性检查、可测试性检查，功耗优化检查的解决方案。基本功能：★能够进行基本的语义语法检查,完整支持世界流行的三种设计规范标准:STARC, OpenMore, Morelint。★对死代码或者无用代码进行检查以确定其非目的性，阻止不正确的功能。★综合分析过程的保存和恢复，分析过程中可以先暂停保存，解决相关问题后，再进行恢复分析过程。时钟和复位信号的分析和检查可在系统级,RTL级,网表级进行设计的预言性检查,并能进行混合型的设计检查。支持Verilog，VHDL，V2K，SystemVerilog多种硬件描述语言。利用静态和动态的方法鉴别关键的设计问题。可综合和仿真代码检查, 并且确定其一致性。工业级完整的时钟域同步电路检查 。多种ERC，DFT检查规则，确保网表的完整性和扫描链的检查。无需提供测试激励和查验语言, 以静态形式验证方式检查FSM的正确性, 总线冲突, 无效代码已经其他关键的功能性问题.可将后端才能进行的工作提前到前端来进行，提供从源代码到原理图之间的切换，完整的问题除错环境。分析触发器的初始状态，检查未初始化的触发器而造成不定态。1套2大学计划版5套注：以上加“_________”部分为★条款内容，如不满足，按无效投标处理。三、投标保证金1、投标保证金数额：人民币壹万伍仟伍佰圆整(￥15500.00)。2、投标保证金交纳采用下列形式之一：电汇、银行本票、银行汇票、现金、投标担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单位：山东省省级机关政府采购中心开户银行：建行济南市高新支行黄金时代分理处银行帐号：****************9999大额联行号：********1046采用投标担保函形式交纳的，按山东省财政厅《关于印发（山东省政府采购信用担保试点方案）的通知》（鲁财采[2011]49号）规定执行。A5包、集成电路设计软件（五）一、供应商资格要求1、符合《中华人民共和国政府采购法》第二十二条的规定。2、供应商的资质要求：无二、技术要求编号名称招标要求的技术指标数量1三维全波电磁场模拟解算器（商业版）功能：支持射频、数模混合信号芯片片上结构的3D电磁仿真。仿真精度：片上电感仿真结果与台积电、中芯国际流片实测精度误差：L5%,Q10%。注：L、Q均为用户设计时希望达到的电路参数， L为电感值， Q为品质因素。★仿真规模：处理未知量的数目达到10K以上。仿真性能：内存和算法复杂度达到或接近NlogN。性能加速：支持多线程并行技术。扩展功能：可以做综合优化设计。1套2三维全波电磁场模拟解算器（大学计划版）10套3片上无源器件设计和建模工具（商业版）仿真精度：用于综合（Synthesis）的准静态仿真引擎的片上电感仿真结果与台积电、中芯国际流片实测精度误差：L5%, Q15%。注：L、Q均为用户设计时希望达到的电路参数， L为电感值， Q为品质因素。★仿真规模：处理未知量的数目达到1M以上。可以进行全芯片仿真。性能：采用多种优化方法，内存和算法复杂度达到或接近N。完全可以用作优化和综合引擎。性能加速：支持多线程并行技术。片上电感建模库得到台积电背书。1套4片上无源器件设计和建模工具（大学计划版）10套注：以上加“_________”部分为★条款内容，如不满足，按无效投标处理。三、投标保证金1、投标保证金数额：人民币壹万贰仟叁佰圆整(￥12300.00)。2、投标保证金交纳采用下列形式之一：电汇、银行本票、银行汇票、现金、投标担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单位：山东省省级机关政府采购中心开户银行：建行济南市高新支行黄金时代分理处银行帐号：****************9999大额联行号：********1046采用投标担保函形式交纳的，按山东省财政厅《关于印发（山东省政府采购信用担保试点方案）的通知》（鲁财采[2011]49号）规定执行。