第二部分 采购项目谈判要求1、本次竞争性谈判为实时仿真系统等设备项目。2、参加竞争性谈判的供应商（以下简称供应商）须为信誉好、实力强，有采购项目要求相应资质的且符合《政府采购法》第二十二条规定的法人、其他组织。3、供应商应提供报价、供货周期、交货地点、安装调试及验收方式、售后服务等内容。4、供应商提供的设备必须是全新的，且符合国家质量检测标准（对于没有国家标准的，应符合行业标准或企业标准。其中国家有强制性技术标准要求的产品，还应符合国家强制性技术标准）。该设备能够满足采购人要求，产品质量稳定，售后服务方便、快捷。供应商对所供设备提供最低一年全质保和免费上门服务（特殊情况以采购货物一览表要求为准）及7*24小时技术响应服务。供应商所供产品若出现质量问题，现场无法修复的提供备机（性能不低于原设备）。保修期自货到验收合格之日开始计算。供应商应对所供产品负责终身维护，并保证有充足的部件或配件。超过保修期后，维修如需更换主要部件或配件时，经采购人同意，应给予价格优惠，折扣率不低于本次谈判优惠幅度。5、未在谈判文件中明确规定允许采购进口设备的，视同为拒绝采购进口设备。在采购进口设备时，优先采购向我国企业转让技术、与我国企业签订消化吸收再创新方案的供应商的进口设备，但如果因信息不对称等原因，仍有满足需求的国内产品要求参与采购的，采购人及其委托的采购代理机构不得对其加以限制，应当按照公平竞争原则实施采购。6、供应商提供的设备及系统经连续运行三个月内出现质量问题的，应给予无条件更换或退货。7、供应商应在采购人规定的时间内将全部设备安装、调试完毕，提供给采购人正常使用，并免费提供中文使用说明书及有关设备使用和管理的培训。8、供应商所报的价格为到达采购人指定地点的设备单价和总价，其中进口产品为最终优惠的到岸价格。谈判文件中报价一览表内容与谈判文件中其它表格内容不一致的，以报价一览表为准。谈判文件的大写金额和小写金额不一致的，以大写金额为准；总价金额与按单价汇总金额不一致的，以单价金额计算结果为准；单价金额小数点有明显错位的，应以总价为准，并修改单价；对不同文字文本投标文件的解释发生异议的，以中文文本为准。9、供应商所报价格应包括：设备主机及附件货款、运输费、保险费、装卸费、安装调试费、系统集成费、技术培训费、保修费以及其它应有的费用。10、报价及结算币种：国产设备以人民币报价及结算；进口免税设备以美元或欧元报价及结算，请注明“免税价：XX美元（或欧元）”，如进口免税设备使用人民币填报的将按照当日外汇牌价折合为美元或欧元报价。11、付款方式：（1）国产设备和非免税进口设备结算：以签订的采购合同为准。（2）进口免税设备结算：采购人自行付款时：需方在合同签订后15个工作日内将设备全款汇入外贸代理公司指定银行，由外贸代理公司对外开具100%不可撤销跟单信用证。外贸代理公司见供货商发货单即付90%的货款，余款10%于货到采购人指定地点后，安装、调试并验收合格后15个工作日内由外贸代理公司给付供货商（特殊情况以合同为准）。国库集中支付时：需方在合同签订后15个工作日内将设备款的40%汇入外贸代理公司指定银行，由外贸代理公司对外开具100%不可撤销跟单信用证，货到采购人指定地点、验收合格后15个工作日内需方将设备款的60%汇入外贸代理公司指定银行。外贸代理公司见供货商发货单即付90%的货款，余款10%于货到采购人指定地点后，安装、调试并验收合格后15个工作日内由外贸代理公司给付供货商（特殊情况以合同为准）。实行国库集中支付，付款日期从合同送至天津市教委供应中心签收后第二日起开始计算。12、供应商在政府采购活动中有下列情形之一的，作为不诚信行为予以记录：（一）在投标文件或响应文件中提供虚假材料或虚假承诺的；（二）采取不正当手段诋毁、排挤其他供应商的；（三）与采购人、其他供应商或者采购代理机构恶意串通的；恶意串通具体包括以下行为：1.供应商从采购人或采购代理机构处获得其他供应商情况，并修改自身投标文件或响应文件的；2.供应商从采购人或采购代理机构处获得评标委员会、竞争性谈判小组或询价小组组成人员情况的；3.供应商之间协商一致压低或抬高报价，谋求使某一供应商获得中标或成交，或事先商定由某一供应商中标、成交，再由该中标、成交供应商给予未中标、成交供应商利益的；4.法律法规规定的其他串通行为。（四）向采购人、采购代理机构及评标委员会、竞争性谈判小组或询价小组成员行贿或提供其他不正当利益的；（五）在采购过程中与采购人进行协商谈判的；（六）不遵守开标现场纪律,扰乱评审现场的;（七）在有效期内擅自撤销投标文件或响应文件，影响采购活动继续进行的；（八）被确定为中标或成交候选供应商后无正当理由放弃中标或成交资格，影响采购人采购工作的；（九）中标、成交后无正当理由不签订政府采购合同的；（十）不按照招标文件（采购文件）和中标或成交供应商的投标文件（响应文件）签订合同，或者与采购人另行签订背离合同实质性内容协议的；（十一）将中标、成交项目转让给他人，或者违反招标文件或采购文件规定，将中标、成交项目分包给他人的；（十二）拒绝履行合同义务的；（十三）未按合同规定履行合同义务，造成不良后果的；（十四）擅自变更、解除合同的；（十五）不及时维护产品型号和目录、维护信息不准确、导致不良影响，或控价、控货、限制协议供货供应商合法竞争的（仅指协议供货和定点采购供应商中的生产企业）；（十六）所提供产品或服务在相同的情况下，价格高于市场价格或承诺的（仅指协议供货和定点采购供应商中的代理商）；（十七）拒绝有关部门监督检查或者提供虚假情况的。13、供应商在投诉活动中，有下列情形之一的，属于不诚信行为：（一）一年内两次以上投诉均查无实据的；（二）捏造事实或提供虚假投诉材料的。14、诚信等级记录供应商有上述规定的一项不诚信行为，作为一级不诚信行为予以记录。供应商有下列情形之一的，作为二级不诚信行为予以记录：（一）存在上述规定的两项不诚信行为的；（二）曾被做出一级不诚信行为记录，又出现上述规定的一项不诚信行为的；（三）不诚信行为造成不良后果或影响的。供应商有下列情行之一的，作为三级不诚信行为予以记录：（一）存在上述规定的三项以上不诚信行为的；（二）曾被做出一级不诚信行为记录，又出现上述规定的两项不诚信行为的；（三）曾被做出二级不诚信行为记录，又出现上述规定的一项不诚信行为的；（四）不诚信行为情节严重、性质恶劣，造成重大危害或影响的；（五）被财政部门依法予以行政处罚的。15、验收：由采购人负责货物验收工作，必要时由天津市教育委员会教学仪器设备供应中心和采购人共同组织验收工作。16、供应商须由法定代表人或其代理人（须提供法人代表签字并盖章的授权委托书）参加谈判，随时对评委的询问予以解答。法定代表人或其代理人参加谈判时，须携带身份证或其他有效证件，以备检查。17、谈判资质文件实质性要求：（1）供应商须提供带有效年检章并加盖单位公章的营业执照及税务登记证副本的复印件或原件。（2）被行政处罚尚在禁止参加政府采购活动期内的供应商，不得参加政府采购活动，否则中标、成交结果无效。18、供应商需提供经会计师事务所审计的上年度财务报告或银行等有关部门出具的针对本项目的资信证明（证明接收人为天津市教育委员会教学仪器设备供应中心）；供应商需提供近3个月的依法缴纳税收的记录和依法缴纳社会保障资金的记录；供应商需提供与本项目最具相关性和代表性的成功案例，并附合同首页和验收报告复印件。19、供应商须按采购文件提供的技术要求提供货物。属于《第一批实施强制性产品认证的产品目录》中的投标产品，需提供3C认证。属于“环保产品”、“节能产品”中品目的，应提供相应的证明文件。20、谈判文件须用不褪色的墨水书写或打印，由正式授权的代表签字、盖章并加以密封。谈判文件要求一份正本、三份副本并注明“正本”或“副本”字样，一旦正本和副本出现差异，以正本为准。供应商还须提供电子版谈判文件(doc格式)，当电子版谈判文件与纸质谈判文件不一致时，以纸质谈判文件为准。21、谈判文件应包含：谈判书、报价一览表、报价分项一览表、谈判应答表、偏离说明一览表、产品技术说明文件、售后服务承诺、营业执照副本复印件等实质性要求的资质文件（须加盖公章）。22、采购代理机构将根据项目的特点组建谈判小组，其成员由有关技术、经济等方面的专家和采购人代表组成，其中专家人数不少于成员总数的三分之二。谈判小组负责审查谈判文件，当认为有必要时，可向供应商质疑。谈判小组负责全部谈判过程，并向采购人提出有签字的书面报告。23、如果出现谈判截止时间后参加谈判的供应商不足三家或符合条件的供应商不足三家谈判小组有权宣布终止谈判。竞争性谈判采购项目开始后，符合条件的供应商不足３家的，在采购文件、公告时间和采购程序符合法律规定的前提下，经采购人申请，可以继续按照公平、公正和竞争原则，进行竞争性谈判采购；符合条件的供应商只有１家的，采购人既可以中止竞争性谈判，重新组织采购，也可以根据需求的紧急情况，提出申请并经采购代理机构依法报财政部门批准，采用单一来源采购或其他采购方式。24、谈判原则执行“公开、公平、公正、择优”的原则。对所有供应商的谈判文件评估都采用相同的程序和标准。不以最低的报价作为获得谈判成功的唯一依据。对谈判截止时间后供应商提交、补交的资质性文件，评审时不予承认。25、本次谈判分为两步进行：谈判文件要求按技术文件和价格文件分别单独进行封装。第一步进行技术符合性谈判，供应商需提供采购货物一览表所采购货物的货物简要说明一览表。谈判小组对供应商的技术方案、设备性能、服务承诺、实力、业绩等方面进行综合评议并排名。经过谈判小组审定符合技术要求的供应商方可进入价格谈判，在进入价格谈判前（特别是在技术谈判文件中），供应商不得提供价格或以其他方式暗示价格，否则以“废标”处理。第二步进入价格谈判的供应商方可按照谈判小组的要求报价，进行价格谈判。26、本次谈判比照最低评标价法确定成交供应商，即在符合采购需求、质量和服务相等的前提下，以提出最低报价（即最低评标价）的供应商作为成交供应商。最低评标价计算方法为：评标价=[（排名-1）*10% 1]*最终报价对于被做出不诚信行为等级记录且该记录尚处于有效期内的供应商，一级不诚信行为供应商给予其报价5%的加价，二级不诚信行为供应商给予其报价7%的加价，三级不诚信行为供应商给予其报价10%的加价。根据《政府采购促进中小企业发展暂行办法》的规定对小型和微型企业产品的价格给予6%的扣除，用扣除后的价格参与评审。参加政府采购活动的中小企业应当提供《中小企业声明函》（见附件）。鼓励大中型企业和其他自然人、法人或者其他组织与小型、微型企业组成联合体共同参加非专门面向中小企业的政府采购活动。联合协议中约定，小型、微型企业的协议合同金额占到联合体协议合同总金额30%以上的，可给予联合体2%的价格扣除。联合体各方均为小型、微型企业的，联合体视同为小型、微型企业享受扶持政策。27、本次谈判不收取投标保证金和履约保证金。本次谈判收取谈判代理服务费，经协商由投标人缴纳，谈判代理服务费须在签订合同是缴纳。谈判代理服务费收费标准：中标金额（万元）招标代理服务费100（含）以下1.5%100-500（含）1.1%500-1000（含）0.8%1000-5000（含）0.5%招标代理服务费按差额定率累进法计算。例如某货物招标代理业务中标金额为1100万元，计算招标代理服务收费额如下： 100万元*1.5%=15000元（500-100）万元*1.1%=44000元（1000-500）万元*0.8%=40000元（1100-1000）万元*0.5%=5000元 合计收费=15000 44000 40000 5000=104000元28、本次谈判必须整包进行谈判。29、合同签订方式：获得谈判成功的供应商应在收到成交通知书发出之日起三十日内到天津市教育委员会教学仪器设备供应中心签订书面合同。30、未经采购人同意，成交供应商不得转让合同，转包或分包。31、本项目谈判有效期为60天。32、无论出于何种原因，采购人可主动或在解答投标人提出的问题时对采购文件进行修改。采购文件的修改将以书面（或网上公示）形式通知所有购买采购文件的投标人，并对他们具有约束力。投标人应立即以传真形势确认收到修改文件。 为使投标人在编写采购文件时，有充分时间为采购文件的修改部分进行研究，采购代理机构可以酌情延长采购日期，并以书面（或网上公示）形式通知已购买采购文件的每一投标人。 33、凡参加本次谈判的供应商均被视为接受上述采购项目的谈判要求。供应商如对本谈判文件或补充文件有疑义的，请在开标截止日3日前以书面形式送达本中心，逾期将视为认同本谈判文件和补充文件的公平、公正性。34、本谈判文件未作明示的事项按《政府采购法》和《政府采购货物和服务招标投标管理办法》中的规定执行。附：1.采购货物一览表2.竞争性谈判文件格式（参考）3.采购货物合同附件1采购货物一览表第一包:实时仿真系统序号设备名称技术指标单位数量1实时仿真系统（进口）前提要求：交钥匙工程，需要配备齐全所需设备。该系统主要包含组件为：目标链接软件；电气元件组件库；处理器；AD转换器；数字波形捕获卡；16通道数字波形输出卡；FPGA基板；交流电机控制卡；20插槽机箱；交流电机控制PWM扩展卡；FPGA卡；多处理器系统控制开发包；FPGA软件；DA转换器；多I/O模块；PHS总线电缆；ACMC组件；FPGA_XSG_EC FPGA XSG Electric Components Library（包含永磁同步电机、无刷直流电动机等控制模型）等。技术指标目录1 技术需求1.1 天津理工大学电力电子控制及仿真系统技术需求2 天津理工大学电力电子控制及仿真系统配置2.1 天津理工大学电力电子控制及仿真系统分析2.2 DSPACE 工具于V model 开发的应用2.2.1 应用PX 进行应用层软件开发与设计3 主要功能描述3.1 硬件配置3.1.1 DS1006 多核处理器板卡3.1.2 DS2004 高速A/D 板3.1.3 DS2103 DAC 板卡3.1.4 DS5001 数字波形捕获板3.1.5 DS5101 数字波形输出板3.1.6 DS5202 ACMC 交流电机控制解决方案3.1.7 DS5203 FPGA 板卡3.1.8 PX20 机箱3.1.9 PHS-CABLE3.2 软件配置3.2.1 CDP_MP 软件包3.2.2 自动代码生成软件—Targetlink3.2.3 RTI FPGA blockset 3.2.4 ASM-Electric Components model3.2.5 XSG Utils Library4 硬件附件 4.1 控制终端 4.2 存储设备 4.3 其他附件1 技术需求1.1 天津理工大学电力电子控制及仿真系统技术需求 根据天津理工大学提出的要求，dSPACE配置的系统应具备以下功能： ?完成电力电子系统的实时控制及仿真?完成通用的电力拖动系统控制控制及仿真?系统应尽可能实现对电机各类位置传感器信号的解算功能，包括增量式编码器、绝对式编码器、霍尔传感器等?尽可能满足各类电机控制需求?系统提供不少于18路PWM通道?需要自动代码生成软件?能够利用FPGA板卡实现信号解算或电力电子、电机的硬件仿真。2 天津理工大学电力电子控制及仿真系统配置 图1 电子控制单元开发V流程从技术需求来看，目前需求一个可以满足V模型RCP部分（快速原型系统）、自动代码生成及硬件在环仿真部分的开发工具。为了要满足目前的技术需求，本章节以工具的角度为出发点，配置天津大学需要哪些工具来完善整个电力电子控制的 V 模型开发。dSPACE在整体V模型的开发架构下所提供的解决方案如下图：2.1 天津理工大学电力电子控制及仿真系统分析 目前天津理工大学所需平台是用于电力电子及电机的控制算法开发、测试等工作。可以有效地应用于电力电子装置的设计与验证。在做电力电子装置仿真时，一方面可以把控制算法转化为硬件代码下载到处理器内去控制被控对象；另一方面该仿真平台提供了高速的输入、输出接口，可以实时的检测被控对象的参数，实现实时控制。通过该仿真平台可以迅速的验证控制算法的优劣，优化设计电力电子装置控制器，加速产品或样机的开发速度。实现电力电子系统两电平、多电平的控制任务，可以实现对整流、逆变、直流调压等功率变换器的控制。除此之外，平台需要尽可能涵盖不同类型的电机，如直流无刷电机、永磁同步电机、异步电机等。而电机的控制算法除开环控制外， 闭环控制算法使用较多的是矢量控制及直接转矩控制，以及基于现代控制理论发展出来的各种特殊算法。而这些算法所需求的电机反馈信号大多为相电压、相电流以及电机转子位置信号，考虑到电机控制系统的高动态响应性需求，各种反馈信号的接口电路应具备较高的速度及精度。 图2 矢量控制算法框图根据天津理工大学提出的需求，结合dSPACE 产品及相关项目经验，细化平台管脚需求如下：信号类型相应通道数量备注模拟输入AD36DS2004 提供16 路高速AD 通道DS5202ACMC 提供8 路范围输入范围可配置AD 通道DS5203 FPGA 板卡提供12 路AD 通道模拟输出DA46DS2103 提供32 路高精度DA 通道DS5202ACMC 提供2 路高精度DA 通道DS5203FPGA 提供12 路DA 通道数字输入DI16DS5001 提供16 路Timer 功能DI 通道DS5202ACMC 提供8 路复用DI 通道DS5203 FPGA 提供32 路可配置数字通道数字输出DO38DS5202ACMC 提供22 路复用DO 通道DS5101 提供16 路数字输出通道DS5203 FPGA 提供32 路可配置数字通道PWMDO18该功能可用DS5101 实现，16 路 DS5202ACMC 提供22 路复用DO 通道，其中18路可用于PWM 输出DS5203 FPGA 提供32 路可配置数字通道,可通过FPGA 编程实现PWM 输出位置传感器信号Hall/Encoder/Resolver etc各1不同类型传感器与上述DS5202ACMC 方案中管脚复用dSPACE 为天津理工大学提供的系统配置如下：序号数量部件名称1dSPACE 软件1DS1006 GNU Compiler DS1006 编译器1CDP-MP Control Development Package （包括多处理版本RTI, ControlDesk 何MLIB/MTRACE 在内的软件包）1TBS TargetLink 基本套件1RTIFPGA Blockset FPGA 编程接口库1ASM_L_EC ASM 电气系统物理模型函数库1FPGA_XSG_UTILS FPGA XSG Utils Blockset for FPGA1FPGA_XSG_UTILS_IF FPGA XSG Utils Interface Blockset for FPGA21DS1006 带有 AMD Opteron_TM processor with 2.8 GHz/QC 时钟频率的处理器板 (不含 DS1006 GNU compiler)31DS2004 高速A/D 板卡41DS2103 32 通道14 位DAC 板卡51DS5001 数字信号波形捕获板卡61DS5101_2 数字信号波形输出板卡71DS5202 FPGA 基板81DS5203_SX95 FPGA 板卡91DS5203_M1 FPGA 接口板101DS5202_ACMC_BS DS5202 ACMC 交流电机控制模块库111DS5202_ACMC DS5202 ACMC 交流电机控制121DS5202_ACMC_EXT DS5202 ACMC 数字通道扩充接口板131PX20/814/819/Desktop/Opto 用于桌机的带高速串口通讯接口包扩DS814,PC 端PCI Express 总线DS819 和10 米光纤连接线的20 插槽机箱（具有19 个可用插槽）141PHS-CAB13 带13 个连接头和终端电阻的PHS 数据总线电缆上述配置提供的通道数如下：通道类型板卡通道ADDS2004DS5202 ACMCDS5203 DS5203M116812DADS2101DS5202 ACMCDS5203 DS5203M15212DIDS5001DS5202 ACMCDS5203 DS5203M116832(方向可配置)DODS5101DS5202 ACMC EXTDS5203 DS5203M1162232(方向可配置)注:ACMC 的传感器接口和上述接口复用 , 如HALL 与DI 复用2.2 DSPACE 工具于V model 开发的应用 本章节将会针对dSPACE 工具于V Model 的应用做一完整的介绍，基本上来说，dSPACE 在国际的印象中一直与V Model 的开发流程做了一个很好的无缝接合，在每一个环节上都有自己相对应的软硬件去做对应，下图为一个概要的dSPACE 工具示意图： 以下将会针对快速原型与代码生成部分做一个详细的说明，使客户了解如何利用dSPACE 的工具进行HCU 的开发。2.2.1 应用PX 进行应用层软件开发与设计 控制器的软件主要分为两个部分，应用层软件和底层软件，以一个规范的软件设计架构来说， 应用层软件主要跟控制器的应用有相关，而其底层软件部分主要像是底层驱动、服务层软件等等。由下图的分类可以将之区分出来： 但是在开发的过程中，一般的主机厂在项目的早期都不会对底层软件进行过多的开发投入，原因是在于： ?在确定软硬件架构后，才可更明确的订定出单片机及其相应的硬件需求。 ?对于主机厂来说，开发硬件的成本将会大大的高过供应商所可以提供的成本，因此一个分工的过程是非常重要的。 相较于此，主机厂大多会提供相对应的控制策略或是流程图来进行进一步的规范，在这样的一个步骤中，主机厂主要的关注点有几点： ?控制策略 ?数据字典 ?测试方法 因此特别是控制策略开发的时候，主要的目的是验证这样的想法这样的策略可不可以在目标的系统上进行验证，这时往往不需要指定特定的硬件平台去做开发，只要达到验证控制策略的目的即可。所以才会常常使用各个不同厂家的快速原型平台去进行前期的开发，以利在早期还没定义出完整硬件系统架构时就可以推导出整个控制模型的框架。 为了有效的进行控制策略的开发，除了要利用快速原型的工具之外，还需要有一个良好的建模规范，也就是说，模型的架构性与阶层性要强，另外写出来的模型要以一个完整的流程方式去进行一个运行。下图是一个常见的建模方式示意图： 由上图可知，所有的模块都必须以用function call 的方式进行说明，但是为了要让控制策略部分以后可以适应于以后其他的平台，所以一般来说，都会将信号处理单元与驱动单元都做一个分开的处理，这样一来，之后如果要换任何的传感器、驱动装置或是硬件平台的接口，都只需要调整相对应的接口模块即可，而不需要去调整控制策略本身，以达到控制策略的复用性。 另外图中灰色的模块代表著与硬件相关的底层代码，在快速原型开发的时候，会利用各个厂家所提供的实时接口去使用。以simulink/stateflow 来表示以上的图的话，将会如下所示： 利用stateflow 来建立事件的运行流程。 信号处理部分将之区分为软件相关部分与硬件相关部分，其中硬件相关部分就会摆放著所使用到的实时接口部分，软件部分则是针对各不同的传感器特性进行信号处理。 控制策略部分都以function call 的方式撰写。 驱动部分与信号处理部分一样，前端摆放著根据各个不同传感器特性所做的处理模块，后端的话是硬件相关部分的实时接口部分。 在完成了以上的架构后，就会经过编译下载后，便可在dSPACE 所提供的controldesk 介面上进行标定与测量，在经过反覆的流程确定了模型的架构后，便可进行到下一步的代码生成。其开发流程示意图如下： 根据以上的说明，dSPACE 为了要让用户的控制作法能够在早期的时候快速验证完成，因此相对应的开发了一系列的快速原型平台，一般来说系统早期的验证对于软件来说最花时间的部分为两部分: ?底层软件部分：如何完成底层的驱动代码及分配各个服务层的指令以达到在早期的验证效果是一个重要的课题，由于学习一个单片机需要花费好几个月的时间，而将单片机的功能完全发挥，更是需要许多的经验，因此往往为了验证一些简单的策略，在早期所花费的时间都是很难以估计的。 ?硬件部分：硬件的稳定性在硬件的初期设计阶段常常都是一个无法达成的梦想，一般的产品基本需要4~5 次的开板与测试才能达到稳定的效果，但是，在控制系统开发前期时，如果花费太多的时间在匹配硬件，常常会因此而顾此失彼，而将重点转移到硬件的开法而不是软件的测试，不论从成本与时间的考量上，对于早期的验证都是十分浪费的作法。 因此为了改善以上两个所面对的问题，dSPACE 开发了一系列的快速原型系统与快速原型驱动及信号处理单元，下图为快速原型的应用示意图： 在这样的系统框架之下，dSPACE 利用其所开发的快速原型平台，将早期验证所遇到的底层软件开发问题做了一个解决，在这个部分dSPACE 提供了许多RTI(Real-Time Interface)以图型化的Simulink 介面使用户可以方便配置底层的应用。下图为使用的示意图： 而关于硬件部分则是使用了可配置编成的硬件使客户在初期的开发阶段可以得到一个稳定的硬件系统以进行前期的开发验证。也就是说，当用户的应用不同时，可以直接以模组切换的方式直接切换所需使用的模块，以得到快速验证的目的。 3 主要功能描述现代控制器的功能越来越复杂，这就要求在投入生产之前对控制器进行详尽的优化设计。这一优化过程需要有强有力的硬件开发平台做支持。dSPACE提供一整套硬件与软件保证控制器的快速开发。3.1 硬件配置 3.1.1 DS1006 多核处理器板卡DS1006处理器板是dSPACE公司推出的处理器板，它采用了64位Opteron处理器，主要用于处理诸如动力系统和虚拟车辆等复杂的、大型的、对处理性能要求极高的模型。DS1006板采用了四核芯片作为主处理器；单核内部集成了一个512KB的L2 cache，另有6MB的共享L3 cache。DS1006处理器板上集成了一个1GB的本地存储器用于运行实时模型，每一个处理核心都有一个128MB 的全局存储器用于和上位机进行数据交换；另外板上还有一块2MB 的板上启动flash 存储卡，以使DS1006处理器板具有自启动功能。DS1006板卡支持多处理器应用。用户可以根据需要把两块或多块DS1006处理器板通过光纤连接起来组成一个性能更高的（需要DS911 Gigalink 模块），多处理器之间同步运行的系统。DS1006技术特点处理器Opteron processor(2.8GHz)；4×64 kB L1 数据cache, 4×64 kB L1 指令cache；4×512KB L2 cache，6MB L3cache内存1GB DDR2-800SDRAM 本地内存用于应用程序和动态应用数据；4×128 MB DDR2-267 SDRAM 全局内存用于与主机交换数据；主机可访问全部全局内存；板上2 MB 的闪存用于自启动接口RS232接口；PHS总线接口；32位同步I/O总线；20Mb/s传输速率，对新的I/O接口板提供30Mb/s传输速率；多至64个PHS总线中断；用于所有I/O板并行采样及更新的同步线计时器及中断每个核心三个通用定时器；多处理器核心系统的时间同步单元；每个核心包含中断控制器可实现多达18个中断源控制并行处理：（选件）需DS911Gigalink模块；高速光纤接口，传输速率1.25Gbit/S；最大可连20个处理器板；光缆长度最大能达100m；4路双向连接通道；实时中断处理供电ISA 总线:5 V ±5%, 2.0 A（不连接DS911模块）； 5V ±5%, 3.0A (连DS911模块)； 12 V ±5%, 1.5 A；CPU电源接头:5 V ±5%, 20A物理特性温度范围0 -40 °C (实验室使用)；340×125×15mm3.1.2 DS2004 高速A/D板快速精确A/D板?16路高速高精度A/D通道?4个外部触发器输入和扩展触发器函数?单和脉冲转换模式应用领域：DS2004的脉冲模式提供了两种方式转换测量值?连续采样模式：当一个转换脉冲结束时，下一个脉冲自动开始。伴随着脉冲，各自测量值转换由软件，内部定时器或者外部触发器触发。?触发采样模式：脉冲转换由软件或者触发事件启动DS2004的触发采样模式被用来在定义窗口内部记录数据。例如，内燃机的同步角测量。可能的应用包括基于汽缸压力控制和角窗口中的爆震信号的测量主要特点DS2004 16个通道均有一个独立的16位差分输入A/D转换器。每个通道的转变时间为800ns。测量模式加上4个外部触发器输入和扩展触发函数使得单测量值和完全采样脉冲的转变都成为可能。该板每通道缓冲最多16384个值，然后把他们作为一个脉冲发送给处理器板。这点截断了通讯流量，全面提高了系统性能。参数性能指标通用特性16路A/D输入通道（差分）16路独立A/D转换器16位分辨率0.8 μs ... 1 s 触发间隔(可调整)±5 V 或±10 V电压范围（每通道均可编程）±12V输入电压工作范围4个外部触发输入lineADCs1), 2)转换时间800 ns 初始offset误差±1 mV初始增益误差±0.1% of FSR输入offset drift ±2 ppm of FSR/K增益drift ±20 ppm of FSR/K线性误差±0.003% of FSR微分现行误差±0.003%of FSR遗失码15分辨率没有遗失码.SNR ≥ 85 dB (at 10 kHz, 10 V range)≥ 83 dB (at 10 kHz, 5 V range)THD ≤-85 dB (at 10 kHz, 10 V range)≤-83 dB (at 10 kHz, 5 V range)通道干扰≤-95 dBCMRR ≥ 85 dB (at 10 kHz 信号频率)输入阻抗1 MΩ输入过电压保护±50 V continuous, ±60 V for up to 10 s中断控制器脉冲启动数据准备数据丢失转换触发溢出外部触发输入输入电压CMOS level输入过电压保护±50 V continuous, ±60 V for 10 s主机接口一个8或6位ISA 插槽(仅供电源供电)物理特性尺寸340 x 125 x 15 mm (13.4 x 4.9 x 0.6 in)温度0 …70 oC (32 …158 oF)供电 5 V ±5%, max. 1.5 A； 12 V ±10%, 2.0 A3.1.3 DS2103 DAC 板卡DAC 转换越来越多的用于硬件在环仿真测试中，用于模拟各种模拟传感器信号。不同的DA 板卡提供不同的通道数量及精度、速度供客户选择。所有的通道均可以在simulink 中调用。参数规格通用特性 32 并行DA 转换器 14 位转换精度 ±5V 或±10V 电压输出范围（可编程） IO 错误时复位至0（可编程） DA 通道设定时间 10us 输出电流 ±5mA 最大 偏移误差 ±1mV 增益误差 ±0.2% FSR/K 失调漂移 ±10 ppm FSR/K 增益漂移 ±10 ppm FSR/K 差分线性误差 ±1LSB 单调性 14bit THD -92dB 触发 通过主处理器板卡的软件；以4 通道为一组同时输出或更新 物理连接 50 pin SubD 连接端子 主机接口 8-16 位ISA 插槽（仅供电） 物理特性物理尺寸 340*125*15mm 运行温度0—70℃ 供电5V 3.0A±12V ，50mA3.1.4 DS5001 数字波形捕获板捕获数字信号 ?捕获数字信号作为参数估计 ?16 通道25ns 分辨率 ?标准的脉冲分析函数，如PWM 测量分析 ?汽车和驱动领域控制设计和HIL 应用的理想之选 主要特性 作为大部分控制和HIL 应用一个部分，用于捕获数字信号。对于常规定时器I/O 而言，其速度、分辨率和通道数等等往往不能满足要求。然而常见情况是: 需要复杂的分析算法，而且这些算法是必须以汇编语言来进行编程的，这使得很多用户不是很愿意使用的。使用DS5001 数字波形捕获板， 就可以克服这些限制。该板能高速记录数字信号以一种及其灵活的方式估计频率、相位、填充因数和其它的一些信号参数等等。 应用领域 DS5001 的应用领域从汽车、驱动到机器人。DS5001 在许多硬件在回路和快速控制原型得到很好的应用。其可以连接DS2211 HIL 接口板的Engine Position 总线。这就使得可以发生一个角度同步信号波形，使用DS5001 即可以作为时间基准主控制器也可以作为从控制器。该板即可以连接到DS4002 的时间基准接口或其它DS5001 的数字I/O 接口，这时其自身可作为时间基准主控制器或者其它功能板。参数性能指标通用特性16 路定时器I/O(输入) 事件存储通过双向内存(DPMEM)和FIFO 中断控制器 时间基准连接中断控制器预先设置的中断事件的个数 事件寄存器满中断 输入FIFO 满中断定时器IO 通道时间分辨率25 ns 采样率Max. 40 MHz 输入频率Max. 20 MHz 脉冲宽度范围25 ns … 53.68 s 边沿检测每个通道可以设置不同的边沿检测 检测类型可编程上升或下降沿检测 输入电压范围(触发电平)±10 V (可编程) 输入电压保护±35 V (连续) Hysteresis80 mV … 2.8 V (selectable) 输入阻抗12 kΩ/ 5 pF 边沿检测可编程上升沿和下降沿检测 触发电平-10 …10 V(256 步可编程) 时间存储多达每通道512 个事件的双向内存存储l 事件包括32 位时间标签和边沿优先级 从处理器板可以访问事件存储 事件计数器3 个增量计数器(32 位) 每个通道可以分配任意一个计数器 处理器板可以读取和重置计数器 物理连接37 针Sub-D 输入连接 主机接口需要一个8 位或16 位ISA 插槽（主要做电源供） 物理特性尺寸340 x 114 x 20 mm (13.4 x 4.9 x 0.8 in) 温度0 … 70 oC (32 … 158 oF) 供电 5 V ±5%, 2.5 A 3.1.5 DS5101 数字波形输出板主要特性 ?自动发生不同类型数字脉冲 ?25ns 分辨率，多达16 个通道 ?标准的脉冲类型，如PWM 应用领域该板包括控制应用中需要的各种数字脉冲。其对PWM 分辨率和flexibility 要求非常高，特别是在驱动控制领域。使用常规的定时器I/O，很容易就会达到其极限。汽车应用领域的数字信号一般需要低的分辨率，但是对于flexibility 要求仍然很高，例如对于曲轴信号的模拟。 主要特性 DS5101 可以自动发生任何类型的TTL 脉冲，其可以在最多16 个通道上以高的精确度产生信号。其时间分辨率为25ns，因此可以满足最严格的要求。通过多个触发器实现跟实际时间联系的改变脉冲宽度以及中断机制使得DS5101 有很好的灵活性和可编程性。 脉冲类型库提供有脉冲类型库。通过这个类型库使用直接的高级语言可以创建自己的脉冲类型 ?1-相 PWM ?3-相 PWM ?3-相/6-通道l PWM (includes converted signals) ?增量传感器仿真 ?单稳态触发信号发生 参数性能指标通用特性16 定时器I/O 外部复位输入 中断控制器 内存双向内存(DPMEM)用于编程和数据的双向内存DPMEM 对于每个通道可存储512 个延迟参数(30 位)和128 个可编程状态(90 位) 中断控制器所有的定时器IO 通道和处理器板子单个物理中断共用，任何通道可以产生中断。中断仲裁是通过软件来完成的。 外部复位中断 定时器时间接口时间基准25 ns 时间分辨率 40 MHz 内部或20 ... 40 MHz 外部时间基准 2Mhz 最大输出频率 250ns～26s 脉冲宽度 触发各通道通用触发 输出通道可设置为输入通道的触发信号 电压范围TTL 电平 输出电流Max. -15 mA/ 64 mA 外部复位输入TTL 输入 物理连接37 针sub-D 连接器 主机接口需要一个8 位或16 位ISA 插槽（主要做电源供应）物理特性尺寸340 x 125 x 20 mm (13.4 x 4.9 x 0.8 in)温度0 ... 70 °C (32 ... 158 °F) 供电 5 V ±5%, 0,5 A3.1.6 DS5202 ACMC 交流电机控制解决方案 ?快速的电流/电压测量 ?可用于交流电机控制，如PMSM，BLDC，IM ?针对电气驱动设计的PWM 生成模式 ?与不同的位置传感器兼容 ?模型库嵌入到MATLAB/Simulink 环境 基于DS5202FPGA 板的交流电机控制解决方案，是针对电机控制专门设计的产品。它可以用于快速的电流、电压测量；连接不同的位置传感器，以及控制如异步电机、BLDC 和永磁同步电机。电机控制原型需具备快速的IO 访问能力，基于DS5202FPGA 基板、相应的背板模块、DS1005 或1006 处理器板卡的模块化技术可以很好的满足此需求。用户控制算法与该硬件之间的连接通过交流电机控制解决方案的RTI 接口库实现。 ?典型应用： ?测量电机相电压、电流，并实现采样与PWM 之间的同步； ?对典型传感器，如hall 传感器、增量式编码器、resolver，或者典型基于串口的编码器的位置及速度的检测 ?产生门驱动信号（中央对齐，PWM 序列可自行调整） ?实现控制算法与PWM 中央位置或用户自定义的电机角度间的同步 ?在PWM 中央位置触发信号产生，以控制外部设备。参数规格数字输入 8通道? 输入范围：0 … 5 V ? 输入方式：单端或差分（软件可选） ? 默认配置： 3 通道单端输入用于霍尔传感器； 3 通道差分输入用于增量式编码器； 2 通道单端输入用于数字位输入、频率及占空比测试 数字输出 ? 22 通道 ? 输入范围：0 … 5 V ? 输入方式：单端 ? 用于功率管门驱动信号、PWM 同步信号以及数字位输出 模拟输入 ? 8 通道 ? 输入范围：±5 V、±15 V、±30 V（软件可调） ? 输入方式：差分，10 MSPS（每秒百万次采样） 模拟输出 ? 2 通道 ? 输出范围：-10 … 10 V（单端）或-20 … 20 V（差分） 旋转编码器接口 ? 位置解析度最高16 位（取决于电机转速） ? 激励信号范围： ? 3、7、10 Vrms ? 2…20 kHz（250 Hz 步进调整）（软件可调） RS422/RS485 ? SSI 或EnDat 接口用于连接多圈式编码器 ? 4 个RS485 收发器（SSI 或EnDat 接口） 传感器供电 ? 12V：最大50mA ? 5V：最大50mA（使用MicroAutoBox II 的VSENS 输出时，最大可达250 mA） 3.1.7 DS5203 FPGA 板卡 ?? 通过RTI FPGA 模块可实现完全自定义编程 ?? 配合Xilinx System Generator(XSG)使用 ?? 可在simulink 环境进行离线仿真 ?? 可通过背板模块扩充通道数量 DS5203 FPGA 板可以被用于实现不同的任务，客户可以实现对特殊应用的紧密跟踪。如信号调理、使用新的接口或加快部分模型仿真速度。FPGA 在ECU 开发过程中特别适合处理部分信号预处理任务。以100MHz 的主频，DS5203 非常适合处理发动机爆震、缸压分析和电驱项目。该板卡可以和dSPACE XSG 模型库配合使用。 具体参数如下：参数规格DS5203 LX50DS5203 SX95通用特性 用户可编程 FPGA FPGA 芯片 ?Xilinx Virtex-5 LX50T-1C ?Logic cell: 46080 (Virtex-5 slices:7200;DSP slice:48) ?Distributed RAM:480 kbits ?Block RAM: 2160 kbits ?Xilinx Virtex-5 ST95-2C ?Logic cell: 94298 (Virtex-5 slices:14720;DSP slice:640) ?Distributed RAM:1520 kbits ?Block RAM: 8784 kbits Device timing 100MHz 数字IO ? 16 通道，可用于输入或者输出 ? 最大输入电压为15V ? 每个通道用作输入时，门限电压可在1V-7.5V 之间调整 ? 数字输出：推挽式，输出电压可做全局选择：3.3V 或5V 模拟IO（输入） ? 6 通道 ? 14bit 精度 ? 采样速率10 MSPS ? 单通道输入电压范围可调±5V 或±30V 模拟IO （输出） ? 6 通道 ? 14bit 精度 ? 更新速率10MSPS ? 输出电压范围±10V Further in-terface ? 提供一个IO 接口模块的插槽 ? 可连接至APU 总线 物理接口 物理尺寸 340*125*15mm 工作温度 0-55℃ 供电5V， 2.5A12V, 0.7A -12V, 0.1A DS5203 M1 IO 模块 DS5203M1 IO 模块是DS5203FPGA 板的背板模块。它扩展了DS5203 的IO 通道数量，将通道数扩充一倍，提供更大的灵活性。3.1.8 PX20 机箱PX20 机箱为dSPACE 模块化系统提供供电插槽及安装载体，参数如下：参数规格底架 ??桌面型壳体 ??可选19 寸机柜型安装版本（高度：4 U，4 HE） ??20 个全尺寸16 位ISA 槽 ??1 槽预留用于上位机通信板卡 ??1 槽可用作自启动配置 ??低噪音冷却风扇 供电 ??100 … 240 V AC，50 … 60 Hz ??100 … 170 V AC 时：400 W ??170 … 240 V AC 时：450 W 最大输出电流 ??5 V 时：75 A ??12 V 时：12 A ??-12 V 时：4 A 接地 ??回路地与底架搭铁，并通过底架连接系统的保护地 物理特性 外形尺寸 ??183（包括6 mm 橡胶脚座） × 443 × 535 mm 重量（ 不带板卡）??15.6 kg 使用温度 ??0 … 50 °C 湿度 ??0 … 95 %，无冷凝 3.1.9 PHS-CABLE 主处理器板卡与IO 板卡之间通讯通过高速外围IO 总线实现。PHS 总线提供了实时控制系统的重要特性：主处理器和IO 板卡之间的通讯时间及资源可获取性得以保证，且无需构建在上层协议软件中。 ??主处理器板卡及IO板卡间告诉32bit总线?20MB/s峰值传输速率（新板卡速率更高） ?单处理器最多可连接16块IO板卡 ?多达8块IO板卡的64个中断可以被使用，例如针对CAN报文、ECU接口、串行接口 ??PHS-CABLE为将主处理器板卡及IO板卡连接在一起的总线电缆。 3.2 软件配置 3.2.1 CDP_MP 软件包 Control Development Package, 其中包含RTI, ControlDesk, MLIB/MTRACE，RTIMP1) 综合实验环境——ControlDesk ControlDesk是dSPACE的新一代实验工具软件。控制器的开发及仿真模型的建立使用MATLAB/simulink，但是，一旦模型已经通过RTI实现并下载到实时硬件中，余下的工作就由ControlDesk来完成。ControlDesk将提供对实验过程的进行综合管理。ControlDesk技术特点对实时硬件的图形化管理图形化硬件注册管理，查看硬件信息利用WINDOWS拖放方式轻松完成目标程序的下载用START和STOP控制实时程序的启动和停止通过ERROR MESSAGE LOGGING窗口实现出错监视功能观看配置数据虚拟仪表用拖放方式轻松建立与实时程序进行动态数据交换跟踪实时曲线在线调参记录实时数据（可记录在文件中）实时数据回放提供各种专业虚拟仪表库（汽车库等）变量的可视化管理以图形方式访问RTI生成的变量文件通过拖放操作在变量和虚拟仪表之间建立联系除访问一般变量外，还可访问诸如采样时间、中断优先级、程序执行时间等其它与实时操作相关的变量参数的可视化管理可根据实时变量树生成参数文件通过参数文件对实时试验进行批参数修改通过多个参数文件的顺序调入，研究不同参数组对实时试验的影响实验过程自动化提供到ControlDesk所有组成部分的编程接口对耗时及需重复进行的试验过程可以实现自动化，如：参数研究利用Macro Recorder记录ControlDesk的操作利用面向对象的功能强大的算法语言编制自动试验算法提供到MATLAB接口，实现与MATLAB的数据交换另外，在与多处理器系统配合使用时，需要ControlDesk Multiprocessor Extenssion。2) 试验及参数调整自动化——MLIB和MTRACE利用MLIB和MTRACE，可以大大增强dSPACE实时系统的自动实验能力。使用这两个库可在不中断试验的情况下，从MATLAB通过M编程直接访问dSPACE板上运行的应用程序中的变量，甚至无需知道变量的地址，有变量名就足够了。这样就可以利用MATLAB的数字计算及图形能力进行顺序自动测试、数据记录和控制参数的优化。MLIB和MTRACE联合使用可组成一个完美的整体。有MATLAB强大的计算能力做支持，可以自动执行所能想到的任何试验。比如控制器的优化：用MTRACE记录数据，然后将数据传送给MATLAB。MATLAB自动计算出新的控制器参数，并通过MLIB送回处理器板或控制板。MLIB和MTRACE也可以和ControlDesk同时使用。3) 从方框图自动生成仿真源代码——RTI(Real-Time Interface)/RTI-MP (Real-Time Interface Multi Processor) RTI是连接dSPACE实时系统与软件开发工具MATLAB/Simulink之纽带。RTI对Simulink库进行了扩展，利用这些框图无需编写任何代码就能完成包括I/O接口及初始化过程的全部设置。同时通过对RTW进行扩展，实现了从Simulink模型到dSPACE实时硬件代码的无缝自动下载。这可使用户完全致力于实际设计过程并能迅速完成设计的更改，费力的手工编程已成为过去。首先，可以用图形方式从dSPACE的RTI库中选定相应的I/O模型，将之拖入Simulink模型中并指定其参数，以完成对dSPACE I/O板的选定。之后，只要鼠标点一下，RTI就会自动编译、下载并启动实时模型。另外，RTI还根据信号和参数产生一个变量文件，可以用dSPACE的试验工具软件如ControlDesk进行变量的访问。除标准I/O功能外，RTI还支持用户在SIMULINK框图中完成：?指定部分模型为定时执行?指定部分模型为软件中断?指定部分模型为硬件中断?指定中断及定时任务的优先级?支持单采样频率和多采样频率?支持单任务模式和多任务模式另外，RTI还充分考虑了实际工程应用中可能遇到的各种问题，如：?通过附加手段解决采样频率不同的模块之间数据传送的不一致性?支持多处理器，允许在Simulink中完成多处理器模型的分割?允许指定处理器之间的数据通讯协议，可采用：同步BUFFER，异步BUFFER，及共享存储区方式?支持处理器间中断RTI可以处理连续系统、离散系统、混合系统和多采样频率系统。 3.2.2 自动代码生成软件—Targetlink TargetLink概况?从MATLAB?/Simulink?/Stateflow?模型自动生成产品级的代码?生成ANSI C代码，效率可以与手写代码媲美?可以针对单独处理器进行代码优化?内嵌的仿真和测试工具?新特性：支持AUTOSAR标准注意：TargetLink是不同于其快速原型和硬件在回路仿真系列的产品，可单独使用。产品应用使用基于流程图或状态图等元素的图形化编程方式是编程语言领域具有进化意义的一步。TargetLink是一个从MATLAB/Simulink/Stateflow 图形化开发环境直接生成产品级代码（C代码）的软件系统。生成的代码包括通用的标准C代码和针对某个特定处理器的优化的定点/浮点代码。多样的代码生成选项设置可以保证生成的代码满足不同处理器的要求。主要优点从图形化的模型直接生成产品级的代码可以在任何时候都保证模型和代码之间的高度一致性。同样的模型任何时候都会生成同样的代码，TargetLink的代码生成是确定的，保证最高的代码效率。代码生成的每一步都可以通过内嵌的测试工具来测试，以确定选项设置是否准确。这使得可以对代码进行早期验证，避免了因代码缺陷造成的损失。高效的代码代码效率是评价代码的产品级质量的主要特性。高效的代码意味着在一个资源很有限的嵌入式处理器上运行这些代码需要最短的运行时间和最少的资源。实践经验表明TargetLink生成的代码具有可与手写代码媲美的效率。与基准的手写代码相比，TargetLink的具有高度的代码可读性、模型/代码可追踪性，以及目标处理器针对性，这使得TargetLink成为一个非常有用的工具。无缝的工具链TargetLink无缝地将对控制单元或者原型系统的功能开发和代码生成连接起来。同时，它的自动生成代码弥补了设计阶段和验证阶段之间的缝隙。TargetLink为ECU开发（传统的或者AUTOSAR的）提供了明晰的标准的开发流程。除了生成代码之外，TargetLink还可以自动生成标定文件、AUTOSAR软件结构描述文档和软件说明文档。主要特性和优点特性描述优点高效的代码从MATLAB/Simulink/Stateflow模型直接生成高效的定点或浮点代码对于软件的详细设置（模型和图表）被直接转化为C代码代码可靠性一致、确定地从模型生成测试过的C代码避免代码错误针对目标的优化针对目标处理器的代码优化适应目标处理器需求的高效率的代码累加的代码生成针对特定子系统的代码生成更快地代码生成，已经验证过的代码不需要改动代码覆盖分析针对代码执行过程的动态分析，可以找出从未被执行到的代码段可以发现潜在的问题代码可读性简明易读的代码方便进行代码检查自动定标基于仿真数据的定标或者基于数据的worst-case范围传递的定标保证精确度测试机制多种测试机制对代码进行测试（MIL，SIL，PIL）在早期就发现故障符合标准符合相关的质量标准和功能性标准保证代码质量和互用性多速率的代码对多速率系统和任务间通信的全面支持可以在block级定义任务支持符合OSEK/VDX标准的操作系统支持标准的OSEK/VDX 接口和特性可以设计符合OSEK-VDX标准的多速率系统新特性:支持AUTOSAR 支持AUTOSAR软件部分（SW-C）的建模和代码生成，可以生成SW-C描述文档TargetLink 2.2 将基于模型的设计过程和符合AUTOSAR标准的软件开发过程连接起来dSPACE的Data Dictionary主要的数据存储类型，存储变量、数据结构、定标方程、任务、函数可以管理不同类型的数据，来构建自己的工程TargetLink Blockset一个免费的TargetLink blockset，不需要安装Base Suite就可以使用工作组的成员可以操作TargetLink模型，不需要增加购买license标定数据生成可以导出标定数据ASAM-MCD 2MC (ASAP2) 文件，供标定工具使用自动实现，保证模型和标定数据之间的高度一致性文档自动生成模型和代码文档系统是透明的可跟踪的AUTOSAR ECU的基于模型开发新的AUTOSAR blocks，可以定义AUTOSAR的结构单元，例如执行体、端口等等AUTOSAR软件部分（SW-C）的自动代码生成。生成SW-C的描述文档使用结构体指针的函数接口TargetLink 2.2 现在支持结构体指针作为函数接口，使得传递很多函数参数时的效率更高，并且使代码结构的组织更加富有弹性对于MPC55xx系列处理器的优化模块对MPC55xx/Windriver Diab编译器的代码优化Target Simulation Module目标处理器仿真模块(TSM) 扩展FreescaleMPC5554/Metrowerks CodeWarrior 和GNU的编译器Freescale S12X/Cosmic编译器NEC V850 Demonstration Kit F_Line –Drive It/NEC编译器Infineon TC1766/Tasking 编译器Infineon TC1796/GNU Hightec编译器更灵活的代码生成TargetLink众多的代码生成选项进一步扩展，例如，通过访问函数来访问结构体或者位场。所有的代码生成选项可以方便地通过用户界面来设置。扩展的建模选项TargetLink 2.2不仅支持很多模块一起继承属性，而且支持bus-capable的模块，以及Stateflow里嵌套的函数的代码生成Data Dictionary管理器里新的对象浏览器支持多重编辑功能新的Object Explorer pane对象浏览器提供多重编辑功能，可以选择多个对象，例如多个变量，统一修改对象属性改进模型/代码的可追踪性代码文件可以选择生成HTML格式，带有与原模型相应模块的超链接，用户可以简单地点击链接来查看代码对应的模块需求管理接口TargetLink 2.2现在在模型在Simulink和TargetLink间互相转化时对需求信息进行保存，使得在TargetLink内可以更方便地使用Simulink的需求管理器接口3.2.3 RTI FPGA blockset ?将FPGA模型和SIMULINK模型方便的连接?基于模型的IO接口配置?可实现simulink环境的离线仿真?支持dSPACE不同FPGA平台 RTI FPGA编程模块是将Xilinx system generator模块搭建的模型与dSPACE系统结合的simulink模块组。它为dSPACE相关FPGA板卡提供RTI接口，该接口亦可连接FPGA板卡与主处理器板卡，实现数据交互。该模块组可以用于DS5203FPGA板卡，MicroAutoBox FPGA模块组。在快速控制原型和硬件在环测试仿真中，典型的应用场景及领域为：?汽车、工业、医药及航空领域?信号调理，开发信接口，快速的控制环实现，设计测试新的电气传动概念。功能总览功能描述综述将FPGA模型和dSPACE FPGA平台结合IO端口配置在FPGA模型基础上，自动生成Processor部分的模型模板FPGA接口用Xilinx 的System generator对FPGA进行编程集成System Generator 生成的FPGA模型支持Simulink环境的离线仿真手写代码接口可用VHDL语言对FPGA进行编程I/O 访问将FPGA模型与模拟、数字的输入输出通道连接处理器-FPGA 通讯将FPGA模型和运行在处理器节点上的处理器模型连接可用一定的方式实现总线通讯，方式包括：寄存器、寄存器组、缓存异步任务可以将FPGA模型部分触发的异步中断传输给处理器以实现异步任务调用3.2.4 ASM-Electric Components model 主要模型组件?电池?多体电池?起动机?发电机?负载?电机（DC,BLDC,PMSM,IM）?控制器?若干辅助模块?三电平逆变器ASM-Electric Components提供了车辆电气系统的实时仿真模型。应用领域涵盖电力驱动和逆变器构成的闭环仿真，以及包含控制器组成的车辆电气系统包括电池、起动机、发电机和负载。典型的应用场景如起动机工作时的电池行为仿真，混动车辆的电驱系统仿真。整个模型库包含车辆电气系统仿真部分和闭环仿真组件部分。可基于此库搭建车辆系统的电路。该模型同时针对实时HIL仿真进行了优化。闭环组件是对电机控制器的理想闭环被动模型。模型同时提供了PWM同步可变的采样时间模型。该模型库可与发动机模型及车辆动力学模型库共同工作，组件车辆系统模型。 ASM多体电池模型为仿真由多单体电池串联组成的高电压电池如锂电池的行为，该模型库同时提供了多体电池仿真模型。该模型包含一个单体电压模型和荷电状态模型。配以单体电压模型，如内阻、扩散效应和双层效应电容可以进行参数化。荷电状态模型可以处理电池的充放电电流，以及如镍氢电池的漏电电流。多体电池模型和单体电池模型的差别在于，多体电池模型基于一个单体模型，同时根据不同的参数配置及初始信息，计算其它单体的电压等。组件特性?具备多体电池的实时仿真能力?模型复杂度与电池单体数无关?可参数配置为锂离子电池，NiMH电池，铅电池?对扩散效应、双层效应及内阻的独立物理仿真?支持充放电及漏电流仿真?离线和在线仿真?参数的图形化配置，支持电池模块的串并联仿真 3.2.5 XSG Utils Library ?用于加速FPGA模型实现的现成功能模块?对Simulink和XSG完全开源?实时的FPGA编程?功能广泛的模块组件应用领域XSG Utils模块库为客户提供了为实现自己项目所需的强化的实时模型库。它可以被用于快速原型及硬件在环仿真中，平台可以是dSPACE DS5203 FPGA板卡或MicroaAutoBoxII 相关型号中。主要特性开放的XSG Utils模块库包含一些重要的，经常被用到的功能模块，类似于Simulink的基本模块库。这些高质量的功能模块是现成的，可以较方便的针对客户项目做调整，较好的促进客户的FPGA编程。模块库包含强化的IO处理、SCOPE，查表及平均值计算，正弦信号生成和各种波形Encoder的模型。XSG Utils模块库是XSG EC 模型库的子集，所以客户可以仅适用该部分用于创建自己的模型应用。可获取的功能模块主要有：Scope：以FPGA时钟捕获8个（从16个信号中选取）高频信号，并将其同步传输给主处理器，数据可以在Controldesk中以XY plotter中显示。PWM 测量：测量死区时间（高端信号和低端信号间），信号高时间和周期（单相或三相PWM波）。PWM生成：生成中央对齐的PWM信号（单相或三相）。死去时间和占空比可以在主处理器中设置（在线可调）。查表：配置查表的精度、最大最小数据值以及自动计算位数的大小。线性插值算法或者输入低值法可以在线配置，1D,2D,3D查表均可实现。多通道DAC定标：实现在线运行时对DAC通道的定标和激励。 4 硬件附件 4.1 控制终端（数量2） i7-3770 4G 1T 1G独显 DVD刻录 千兆网卡 WIN8；酷睿三代，i7处理器，四核，8MB三级缓存，3.4 GHz。 4.2 存储设备CPU类型Intel 至强5600；CPU频率(MHz)2.13GHz；CPU缓存8MB；支持CPU个数2颗；扩展槽5×PCI插槽；芯片组Intel 5500；内存类型DDR3；内存大小2GB；最大内存容量64GB；内存插槽数8；硬盘大小1TGB；光驱DVD；网络控制器双端口千兆网卡；显示芯片Matrox G200eW，8MB显存；Windows Small Business Server 2008等。配显示器。 4.3 其他附件 配套的其他必要零件及部件。要求是交钥匙工程。5 其他要求：需要该设备能完成V流程开发的功能。套1第二包:高电流器件参数曲线追踪仪系统序号设备名称技术指标单位数量1高电流器件参数曲线追踪仪系统（进口）1.包含组件：SMU仪表；高功率源表；夹具；线缆及适配器；ACS-Basic 2.0；Misc Sample Parts；硬件附件2.技术要求：1）高电流器件参数曲线追踪仪适合于高电流器件的特性分析，系统由高电流数字源表，双通道精密源表，软件，器件测试夹具等组成；2）高电流源表技术要求：★2.1 其源（Source）或阱（Sink）的输出能力可达2000W的脉冲功率（±40V，±50A），直流功率可达200W（±10V@±20A，±20V@±10A，±40V@±5A），电流测量分辨率达1pA，精度为500pA，含有GPIB接口；2.2测试RDSON导通阻抗时的最大直流电流达20A，脉冲电流可达50A；3）双通道精密源表技术要求；★3.1 其源（Source）或阱（Sink）的输出能力为±20V@±1.5A，±202V@±100mA），电流测量分辨率1fA，精度120fA；3.2 脉冲情况下的电流输出可到10A，最小脉宽100μs，含有GPIB接口，具备两个独立的通道；4）夹具要求：可放置封装器件，适合于TO-220，TO-247等类型的封装器件，提供互锁的屏蔽环境，具备互锁的屏蔽环境及保护电路。5）其他要求：包括可提供完整的器件特性分析，包括实时跟踪模式和完全参数模式，具备了高功率器件的测试库，采用交互式的图形化操作界面的软件。能够使几台PC机同时使用，并能够连接投影仪以方便实验教学。同时还包括系统必要的配线，电缆，与电脑相连的接口卡等。3.实验方案及调试要求1）要求能完成产品说明书列些的测试项目；2）要求前述技术协议。打★号者为关键指标，不能偏离。4.硬件附件要求（未考虑周全的部分必要附件需要提供）4.1 控制终端要求（数量4个）控制终端的CPU类型：i7-3537U第三代智能英特尔酷睿i7处理器，主频2.0睿频至3.1GHz，三级缓存4M，核心双核；英特尔HM76芯片组；内存容量：10GB；内存类型DDR3L；最大支持容量10GB； 1TB 24G NGFF的存储容量；Windows 8 中文版 64位系统；独立显卡，显示芯片AMD Radeon HD 8670M，显存容量独立2GB。4.2 显示终端要求（数量1个）标称亮度(ISO流明) 3000；标准分辨率WXGA(1280*800)；兼容分辨率VGA(640 x 480) to UXGA(1600 x 1200)；对比度6000:1；投影光源Philips,4000/5000/6500 小时(正常/经济/智能省电模式)；显示技术美国德州仪器DLP数字光学处理投影技术；投影镜头F=2.59~2.87, f=16.88~21.88 mm；投影画面尺寸44 inch-300 inch；投影距离1.05m - 10.20 m；屏幕宽高比例16:10；投射比例1.21-1.57；缩放比例1.3:1；色彩10.7亿色；投影方式桌面正投、桌面背投、吊装正投、吊装背投；梯形矫正垂直/- 40 度；无线投影功能Yes (必配）；视频制式NTSC, PAL, SECAM；输入端子模拟RGB: D-sub 15 pin x 2、HDMI x 1、S-Video: Mini Din 4 pin x 1、Video: RCA x 1、音频 Mini Jack x 1、Audio L/R RCA x 1、USB (Type A)*1、USB (Type Mini B)*1、RS232 (DB-9pin)*1；输出端子VGA输出 D-sub 15 pin*1、音频mini jack x 1、喇叭: 2W x 1；电源AC 100 to 240 V, 50/60 Hz；功耗(W)303W,待机耗电0.5W；噪音(dB)33/28 分贝(一般/经济)；扬声器2W * 1；要求配备屏幕、吊架、安装。套1