北方民族大学ASIC开发设计实验室设备采购项目（GDC-****************3）网上竞价公告

项目名称： 北方民族大学ASIC开发设计实验室设备采购项目
项目编号： GDC-****************3
中央国家机关政府采购中心受采购单位 北方民族大学 委托,
对下列货物及服务进行网上电子政府采购,现邀请合格投标人进行网上投标。

采购项目信息

开始日期： 2011-04-27 08:48:34 采购单位： 北方民族大学
截止日期： 2011-05-04 08:48:34 联系人： 周天琦
送货地点： 宁夏银川市西夏区文昌北街204号 联系电话： ****-*******
到货时间：

采购结果公告后 15 天内 联系邮件： zhouspeed@163.com
剩余时间：
备注信息：
资质要求： 国内正规从事教学、科研实验仪器设备开发、生产厂家或销售代理企业。该公司须具有成熟的适合于教学及科研的ASIC开发设计实验设备。投标文件中需提供同类设备的销售业绩。
需求附件： ********151*****921.doc

采购商品列表

商品分类 参考品牌 规格型号 单位 数量 基本描述
实验室设备 ASIC/SOPC设计开发设备 GW48-PK4++ 台 4
实验室设备 计算机逻辑设计实验设备 GW48-CP5+ 台 4
实验室设备 现代数字电子技术实验设备 KX_DG3 台 4


一、“ASIC/SOPC设计开发设备”技术指标
（一）、主系统平台硬件资源：
◆标准时钟信号源
要求标准时钟信号源包括0.5Hz至20MHz多个标准频率，可以方便地将时钟信号引到需要的实验模块中。
◆标准电压源和熔丝座
要求4个标准电压源2.5V、3.3V、5V、+/-12V。其中2.5V、3.3V、5V来自开关电源，含短路保护，+/-12V来自单独的电源，含保护熔丝（两个）。
◆高低电平输出控制模块
要求在实验平台上含有拨动开关，以方便为实验提供高低电平。
◆ 多功能逻辑笔
要求在实验平台上设有多功能逻辑笔，用于测试实验系统上的电平情况，可测试高电平、低电平、高阻态、中电平（1.5V< x <3.1V，即不稳定电平）、脉冲信号。
◆ 发光管显示模块和其他
要求在实验平台上至少设有8个发光管显示接口，用于显示来自实验模块的信号。
◆ 可重构型DDS全数字函数信号发生器
可重构型DDS全数字函数信号发生器模块应包括FPGA、单片机、超高速DAC、高速运放等，既可用作全数字型DDS函数信号发生器，同时也可作为EDA/DSP系统及专业级DDS函数信号发生器设计开发平台。它的主要功能应包括：等精度频率计，全程扫频信号源（扫速、步进频宽、扫描方式等可数控），移相信号发生，里萨如图信号发生，方波/三角波/锯齿波和任意波形发生器，以及AM、PM、FM、FSK、ASK、FPK等各类调制信号发生器。
（二）、主要接口功能模块
★模块1：Cyclone III EP3C40Q240 FPGA模块。另含一片CPLD EPM3032A-44PinTQFP和一片FPGA专用配置Flash存储器，16M，可通过JTAG口用USB-Blaster烧写。
★模块2： MCS-51单片机模块。可对AT89S51、AT89S52、AT89S8253等单片机进行实验开发，可对不同模块进行编程控制（配AT89S51）。
★模块3： 点阵型液晶显示屏。128X64液晶显示屏，含实验演示项目（如俄罗斯方块游戏、超级玛丽等游戏），或用单片机控制液晶显示实验。
★ 模块4；字符型液晶显示屏。4行X 20字液晶显示屏幕，可作为实验模块，同时可作为DDS函数信号发生器工作显示屏。
★ 模块5：A/D与D/A模块。A/D是0809、D/A是双通道DAC0832，要求能实现移相信号发生器、里萨如图形信号发生器、存储示波器、逻辑分析仪等电路模型的设计实验。
★ 模块6：SD+PS2+RS232+VGA显示接口模块。含VGA显示接口、PS/2鼠标键盘接口、RS232串行通信接口、SD卡接口。可用FPGA进行图像设计和通信
★ 模块7：电机模块。含直流电机和步进电机，控制电路，红外转速计数电路等，可完成PWM控制转速等实验。
★ 模块8：语音录放模块。语音录放可键控制，或单片机控制。以ISD17000系列器件作主芯片，可编程，录放时间可调，最长500秒，可编辑组合，SPI通信，GACMIN可控，工作电压2.4V～5.V，单片机和FPGA都可控制和自动设计进行对录音处理实验。
★模块9： 无线遥控编码收发+数字温度测控模块。无线编码收发，可键控或单片机控制，2272和2262系列器件担任编译码，315M FSK调制，PT2272编码接受，PT2267编码发射，不同天线对应不同通信距离，单片机或FPGA可控进行编码实验。
★ 模块10：超声波测距模块40KHZ收发器。CX20106专用解调与放大IC,CPLD40KHZ标准驱动信号发生，可完成超声测距的实验的与自动收发实验，可以利用单片机或FPGA完成设计。
★ 模块11：扫描控制显示模块。4数码管扫描显示控制，可以实现单片机扫描动态显示控制。
★ 模块12：7段码数码显示模块、2位HEX码发生器模块，可完成译码的实验。
★ 模块13：串行静态显示模块。7数码管串行静态显示模块，可完成利用单片机控制串行显示的实验。
★ 模块14：HEX译码显示模块。6位16进制译码数码显示。可适合于基于FPGA的CPU实验。
★ 模块15：4X4键盘和单脉冲8键键盘模块，可完成用单片机对键盘扫描实验，或FPGA对单脉冲按键实验，完成消抖动实验。
★ 模块16 USB通信实验开发模块，可对PC机和FPGA通信。
★ 模块17继电器+CAN总线+RS485串口模块
★ 模块18 SRAM+EPROM实验模块
★ 模块19双串行存储器+逻辑笔设计模块
★ 模块20看门狗定时器+时钟日历模块
★ 模块21基于CPLD的FPGA配置控制模块，基于FPGA多项配置功能
★ 模块22以太网接口模块
★ 模块2316位高分辨率ADC等模块
★ 模块24 ProGin SR87 9600 GPS实验开发模块
★ 模块25双通道超高速并行DAC+ADC模块
★ 模块26高速12位SPI串行双ADC
★ 模块27 SPI/DSP串行接口高速ADC+DAC模块
★ 模块28800X480数字TFT彩屏，含接口板
（三）、开发应用软件
Nios II系列嵌入式处理器：包括Nios II 9.0集成开发环境(IDE)和调试器；QuartusII 9.0设计软件，包括SOPC Builder系统开发工具； DSP Builder系统开发工具；ModelSim仿真软件等，并免费升级。
（四）、应完成的主要实验内容：
（Ⅰ）、针对LPM宏模块应用的EDA实验与设计：
1．查表式硬件运算器设计2. 正弦信号发生器设计3. 八位数码显示频率计设计4．简易逻辑分析仪设计5. DDS正弦信号发生器设计6. 移相信号发生器设计7. 4X4阵列键盘键信号检测电路设计8. VGA简单图像显示控制模块设计9. SPWM脉宽调制控制系统设计10. 基于DES数据加密标准的加解密系统设计11. 线性反馈移位寄存器设计12. 步进电机细分控制电路设计13. 基于FT245BM的USB通信控制模块设计14. 直流电机综合测控系统设计15. VGA动画图像显示控制电路设计16. AM幅度调制信号发生器设计
（Ⅱ）、 针对状态机应用的EDA实验与设计：
1. 序列检测器设计2. ADC采样控制电路设计3. 数据采集模块设计4. 五功能智能逻辑笔设计5. 比较器加DAC器件实现ADC转换功能电路设计6. 通用异步收发器UART设计7. 点阵型与字符型液晶显示器驱动控制电路设计8. 串行ADC/DAC控制电路设计
9. 硬件消抖动电路设计10. 数字彩色液晶显示控制电路设计11. 状态机控制串/并转换8数码静态显示电路设计12. 基于CPLD的FPGA PS模式编程配置控制电路设计
13. 基于FPGA的红外双向通信电路设计
（Ⅲ）、 EDA综合实验与设计：
1. 乐曲硬件演奏电路设计2. 正交幅度调制与解调系统实现3. 基于UART串口控制的模型电子琴设计4. 基于M9K RAM型LPM移位寄存器设计5. 单片全数字型DDS函数信号发生器综合设计6. 乒乓球游戏电路设计7. PS2键盘控制模型电子琴电路设计8. GPS应用的通信电路设计9. 在ModelSim上进行4位计数器仿真10. 在ModelSim上进行16位累加器设计仿真
（Ⅳ）、 SOPC实验与设计：
1. 基于SOPC的多功能数字钟设计2. 彩色液晶显示控制电路设计3. 基于Nios II的直流电机控制4. 自定制硬件乘法器5. 硬件乐曲演播系统设计6. 基于UART的I2C总线传输7. 基于Nios II的等精度频率计设计8. 基于字符液晶显示设计
（Ⅴ）、单片机系统综合实验
<单片机基本实验>：
1．存储器块清零程序设计2. 二进制到BCD转换程序设计3. 十六进制到ASCII码转换程序设计4. 存储块移动程序设计5. 多分支程序6. 数据排序程序设计7. P1口输入、输出实验8. 交通灯控制（软件延时法）9. 交通灯控制（定时器延时法）.10. 计数器应用实验11. 外部中断实验12. 定时器实验1（P1口状态取反）13. 定时器输出PWM实验
14. 外部中断实验：
<单片机扩展和接口实验与设计>：
1. 单片机串口扩展2. 键盘与液晶显示控制3. 单片机串行通信和红外双向通信4. 单片机扩展X5045看门狗器件5. 单片机扩展DS1302时钟/日历器件6. SPI串行DAC TLV5637与单片机的接口7. 串行精密ADC器件ADS1100与单片机的接口8. 串行高速ADC器件ADS7816与单片机的接口9. 高速微功耗串行ADC器件TLV2541与单片机的接口10. 双通道A/D转换芯片ADC0832与单片机的接口11. 高速同步10位串行A/D转换器与单片机的接口
<单片机扩展FPGA综合实验与设计>：
1. 单片机串行扩展FPGA系统设计2. 单片机数据交换FPGA扩展电路设计3. 扩展外部数据存储器的单片机与FPGA扩展系统设计4. 四通道PWM信号发生器及其单片机控制系统设计5. 移相信号发生器的FPGA与单片机扩展系统设计.6. 里萨如图波形发生器的单片机与FPGA扩展系统设计.7. 数字电压表FPGA单片机的系统设计8. 数字频率计与单片机串行通信接口功能设计9. 直流电机测控单片机与FPGA扩展系统设计10 等精度频率/脉宽/占空比/相位多功能测试仪设计
<基于单片机IP核的FPGA片上系统SOC设计>：
1．单片机串口扩展FPGA片上系统SOC设计2．扩展外部数据存储器的FPGA单片系统设计3．四通道PWM信号发生器及单片系统设计4．移相信号发生器的FPGA片上系统SOC设计5．里萨如图波形发生器的FPGA片上系统设计6．数字电压表FPGA单片系统SOC设计7．数字频率计与单片机串行通信接口功能设计8．直流电机测控FPGA单片系统设计9．等精度频率计FPGA单片系统设计10．基于FPGA的红外双向通信单片系统设计

二、“计算机逻辑设计实验设备”技术指标：
（一）、主系统配置：
1、 下载模块：
◆USB-Blaster JTAG编程下载器，FPGA掉电保护配置器件得编程口ByteBlasterII;
◆含标准FPGA编程下载口，可用于对外部FPGA/CPLD进行编程开发；
2、 电源模块：
◆内置电源，含标准+/-12V、5V、3.3V、2.5V，1.5V混合工作电压功率输出电路模块；
◆过载保护开关电源；
3、 显示、接口模块：
◆LED、数码管、扬声器；
◆10键，可输入最高达32位二进制数；
◆含可重配置实验电平开关；
◆含扫描的智能译码电路模块，直通非译码、BCD译码、16进制译码；
◆7寸800X480数字TFT彩色液晶屏；
◆20X4字符液晶,4*4矩阵键盘；
◆步进电机，能进行步进细分控制实验；
◆直流电机，含闭环转速控制系统，光电脉冲计数，提供光电脉冲硬件消抖动设计；
◆数字温度测控模块；
◆完成图象或文字显示功能的VGA接口；
◆标准PS/2鼠标接口和PS/2键盘接口各1个；
◆RS232串行接口；
◆CPLD3032接口模块；
4、数模器件及存储器模块：
◆含A/D和D/A器件及其接口；
◆含D/A与LM311构成的FPGA可控A/D设计项目模块；
◆供DDS函数发生器用的幅度、偏移调谐模块；
◆含有源滤波电路，供波形发生器的设计之用；
5、 扩展模块：
◆兼容模拟EDA器件含ispPAC器件适配板，可以完成模拟EDA实验开发方面的项目；
◆可增加DDS函数发生器接口；
◆外扩展IO口模块；
◆CPLD/FPGA万能接口模块；
6、 时钟源模块：
◆含4组20MHz至1Hz标准频率宽频信号源；
7、 其它附件：
◆电源线、UART通信电缆、在系统下载电缆、扩展口连接线。
（二）、适配板配置：
含ALTERA公司的CycloneIII FPGA EP3C40F240C8。
接口资源：
◆JTAG、AS下载口；
◆USB接口；
◆PS/2键盘、PS/2鼠标接口；
◆8色VGA口一个；
◆16M配置芯片EPCS16；
◆以太网口；
◆EPM3032A CPLD；
◆RS232串口1个；
◆SD卡接口，可接1-2GB Flash；
◆20MHz时钟源（可倍频到300MHz）1个；
◆语音采样口；
◆立体声输出口；
◆MIC模拟输入口；
◆高速时钟口一个；
◆I/O扩展口；
◆8051 IP 核接口；
◆超高速双通道DAC及ADC板接口；
（三）、扩展板配置：
硬件资源：
◆180MHz转换时钟率双路超高速10位DAC；
◆50MHz单通道超高速8位ADC；
◆300MHz超高速单运放2个；
◆专用时钟输入口；
提供IP核实验：
8051单片机核实验；
8088微机原理核实验。
（四）、DDS函数发生器：（可重构型DDS全数字函数信号发生器）
硬件资源：
◆180MHz转换时钟率单路路超高速10位DAC；
◆300MHz超高速单运放1个；
◆Cyclone FPGA 1C3Q144，12万门；
◆掉电保护配置器件1M Flash；
◆isp单片机8253；
可重构型DDS全数字函数信号发生器模块应包括FPGA、单片机、超高速DAC、高速运放等，既可用作全数字型DDS函数信号发生器，同时也可作为EDA/DSP系统及专业级DDS函数信号发生器设计开发平台。它的主要功能应包括：等精度频率计，全程扫频信号源（扫速、步进频宽、扫描方式等可数控），移相信号发生，里萨如图信号发生，方波/三角波/锯齿波和任意波形发生器，以及AM、PM、FM、FSK、ASK、FPK等各类调制信号发生器。
（五）、开发应用软件：QuartusII9.0；NiosII9.0；DSP Builder9.0；Matlab2009等，并免费升级。
（六）、应完成的主要实验内容：
要求该设备至少完成以下两类实验内容：
1、基于EDA的传统计算机组成原理类：如：运算器组成实验，算术逻辑运算实验、带进位算术运算实验、移位运算器实验、FPGA中LPM_ROM配置与读出实验、LPM_RAM_DP双端口RAM实验、FIFO读/写实验、FPGA与外部RAM接口实验、FPGA与外部EEPROM接口实验、微控制器实验时序电路实验、程序计数器PC与地址寄存器AR实验、微控制器组成实验、总线控制实验、8位基本模型机设计与实现、带移位运算的模型机设计与实现、16位复杂模型机的设计与实现、较复杂流水线16位CPU设计示例等、32位MIPSCPU设计等等。
2、基于EDA的现代计算机组成原理及微机原理实验类：如：8088核微机原理实验。8052/89C52单片机在FPGA实现、16位RSIC CPU设计、计算机体系结构实验、单片机核与FPGA联合实验等。

三、 “现代数字电子技术实验设备”技术指标：
（一）、主系统资源：
要求此系统在确保完成传统数字电路实验的前提下，通过所提供的平台使实验者的自主设计水平和自主创新能力最大程度的提高成为可能。系统应该2个实验区：
1、基于传统的手工设计技术的原理验证与原理设计性实验区：原理验证与原理设计性实验区中主要通过数字电路传统实验方法，如利用接插线的方法使用74系列数字器件完成传统的实验。为了能与自主设计与自主创新平台有机融合，要求此区域的接插线方式有3种：（1）、主板带插孔的传统接插线方式；（2）、主板带插针的高速线方式；（3）、排线座与排线方式，从而可使实验者从传统实验项目向自主设计的创新实验实现无缝过渡。
2、、基于现代自动设计技术之自主设计与自主创新实验区： 自主设计与自主创新实验区主要由含20万逻辑门的CycloneII新型大规模FPGA EP2C5构成，在QuartusII设计平台上能够完成现代数字系统的自动化设计。
（二）、硬件配置：
1、传统设计实验区配置：
（1）、模板由双层SX8200-J板构成；集成电路插座（若干8P、14P、16P、20P、28P、40P等）、蜂鸣器模块、电位器等。
（2）、电源有自动保护的+5V，+12V、-12V、、+3.3V、+1.2V（用于FPGA）。
（3）、通过锁相环可获得的时钟频率有10M-400MHz；通过DDS函数信号发生器可获得0.05Hz至15MHz之间任何频率，步进精度0.03Hz；通过标准时钟可获得标准时钟频率。
(4)、74系列快速实验经典器件模块。
2、现代设计实验区配置：
(1)、DDS函数信号发生器。
◆等精度频率计特性：频率测试范围0.1Hz~270MHz，全程精度恒为1/100000 ，TTL电平输入测占空比（精度0.1%）和脉宽（精度0.001微秒）计数最高速率270MHz，可控制计数、停止、清零
◆波形输出：正弦波、矩形波、三角波、锯齿波、梯形波、任意波、李萨如图形信号输出
◆扫频特性：扫频方式有：线性内部、线性外部、对数内部、对数外部共4种扫描方式。扫频过程中同步显示输出频率，并可随时停止扫描，并显示出该点频率，暂停后又可继续扫描。扫描范围：在0.03Hz~15MHz，在此范围内，扫描起始与终点、扫描速率（10s~100μs，
◆调制信号：调制类型有：幅度调制AM，频率调制FM、相位调制PM。调制深度0% ~ 99%、幅度键控ASK相位键控PSK、频率键控FSK。
(2)、嵌入式逻辑分析仪。可利用载于DDS函数信号发生器中的嵌入式逻辑分析仪SignalTapII对实验模块进行实时测试。
(3)、两个4位BCD码和HEX十六进制码发生器；高低电平发生开关、4X4控制键盘、单脉冲发生键等。
(4)、发光管、7段显示的数码、带BCD/HEX16进制码译码器的数码管、4行X20字液晶屏。
(5)、USB-Blaster编程器一个、ByteBlasterMV编程模块一个。
(6)、含智能逻辑笔：测高电平、低电平、中电平、高阻态、脉冲。
(7)、DAC,DAC实验模块，以及直流电机和步进电机等。
（三）、开发应用软件：
QuartusII 9.0设计软件、ModelSim仿真软件等，并免费升级。
（四）、应完成的主要实验内容：
要求该设备至少完成以下三类实验内容：
1、利用传统器件（如74系列器件）以传统的方式完成数字电路实验。
2、作为向自主设计平台过渡训练，利用QuartusII在FPGA上重复完成以上所有传统数字电路实验，但利用先进的时序仿真器来测试电路模型，包括竞争冒险现象等等。；
3、利用DDS函数信号发生器、QuartusII、时序仿真工具、嵌入式逻辑分析仪SignalTapII、在系统读写器In-System Memory Content Editor等，实现自主设计，培养自主设计和自主创新能力。
基于EDA技术的实验：（部分）
1、3-8译码器构成1位全加器
2、基于CASE语句的3-8译码器构成1位全加器
3、1位全加器设计
4、16进制数至7段LED显示译码器
5、抖动消除电路设计
6、基于74161的12进制计数器
7、基于广义译码器的计数器
8、基于广义译码器的12进制计数器
9、基于一般模型的异步预置型12进制计数器
10、基于一般模型的抗干扰型10进制计数器
11、基于一般模型的可预置型计数器
12、基于LPM计数器模块的8位可预置型计数器
13、步进电机双向控制电路设计
14、步进电机控制
15、直流电机控制
16、简易波形发生器设计
17、基于DDS的信号发生器
18、状态机控制ADC采样
19、6位普通频率计设计
20、模型数字电子琴设计
21、乐曲自动演奏电路设计
22、乒乓球游戏电路设计
23、虚拟示波器设计
24、VGA彩条信号控制设计
25、VGA图像显示控制电路设计
26、等精度频率计设计
27、128X64点阵液晶显示控制
28、 串行通信与频谱分析

第二部分 “ASIC开发设计实验室”设备清单及参考报价
序号设备名称数量(套)
1ASIC/SOPC设计开发设备4
2计算机逻辑设计实验设备4
3现代数字电子技术实验设备4

备注：以上硬件设备、软件及配套设备、实验室安装调试等均由厂商提供和实施！

第三部分 售后服务和培训要求说明

一、售后服务要求
1、本项目的硬件系统和软件系统的质量保修期为自验收通过之日起，所有设备保修按生产厂家的规定执行,但不得少于3年。
2、保修期内，免费提供所有硬件设备的维修及软件维护、升级等技术支持服务。所有设备维修服务、软件维护、升级均为上门服务，由此产生的费用均不再收取。
3、设备故障报修的响应时间：提供全天候无间断的远程技术服务，24小时内对问题做出响应。若电话中无法解决，5个工作日内到达现场进行解决。
4、保修期后，应提供系统扩充、升级方面的技术支持服务；设备使用期内厂家应提供免费的软件升级服务。
5、厂家提供相关实验指导书、使用说明、实验源代码等试验资料（纸质和电子档）。
6、厂家提供所有实验设备的中文说明书等技术资料及相应的电子版。
7、厂家应为实验平台的技术提升和校方教师的知识提高提供支持和服务。
8、由于学校投入的资金量较大，为了保证学校的投资能得到保证，供货商除了应该提供设备厂商的售后服务之外，还应该提供供货商本身针对学校的售后服务，供货商自身必须有自己的售后服务机构和服务计划，并给出售后服务机构的证明材料、售后服务机构技术力量证明。