中国测绘科学研究院Altera FPGA开发平台采购项目（GDC-****************1）网上竞价公告

公告日期： 2011-10-14 09:02:08
项目名称： 中国测绘科学研究院Altera FPGA开发平台采购项目
项目编号： GDC-****************1
中央国家机关政府采购中心受采购单位 中国测绘科学研究院 委托,
对下列货物及服务进行网上电子政府采购,现邀请合格投标人进行网上投标。

采购项目信息

开始日期： 2011-10-14 09:02:08 采购单位： 中国测绘科学研究院
截止日期： 2011-10-19 09:02:08 联系人： 周伟
送货地点： 北京市海淀区莲花池犀利28号 联系电话： ********
到货时间：

采购结果公告后 3 天内 联系邮件： zhouwei@casm.ac.cn
剩余时间：
备注信息： 欢迎产品型号不同但具有类似功能的产品参与投标，请务必提供详细的技术规格说明。
资质要求： 正式代理
需求附件： ****************268.doc

采购商品列表

商品分类 参考品牌 规格型号 单位 数量 基本描述
可编程逻辑器件开发平台 友晶 友晶公司DE4-230-C2 套 1


中国测绘科学研究院Altera FPGA开发平台采购项目
GDC-****************1
商品名称： 可编程逻辑器件开发平台
参考品牌： 友晶
参考模型： 友晶公司DE4-230-C2
商品产地： 中国
数量： 1
单位： 套
服务： 按照政府采购要求执行
备注： 参见附件
Altera FPGA开发平台采购要求
（1）友晶公司Altera DE4 高阶开发套件，数量1套
DE4 采用了 Stratix ?IV GX 芯片并支持行业标准的外围设备，连接器和界面的丰富特性适用于大范围的计算密集型应用。经过对收发器抖动性，协议兼容性和平衡性能的评估， DE4超越了 Stratix IV GX 芯片串行数据收发器标准性能，能够在 SATA 以及 HSMC 接口上以 10Gbps 速率运行。专为需求更大带宽，更低的抖动性能以及低的功耗的终端市场而设计，DE4 具有高性能、丰富串行连接以及先进存储器接口的特点，为高阶的应用需求提供了一个理想的硬件平台。

产品型号[DE4-230-C2] Altera DE4-230 Development and Education Board
FPGA芯片Stratix IV GX EP4SGX230
特点高速接口及扩充性:带有嵌入式收发器的 Stratix ? IV GX 的 FPGA 平台的优势在于让 DE4 与 2.0 版本的PCI Express 标准及串行 ATA（SATA）的接口充分兼容，以便能够充分利用存储应用的集成方案。集成了内置的 PCI Express SATA 收发器，可支持千兆以太网协议。DE4 也可经由两个 HSMC 连接 HSMC 子卡或者多块 DE4 互连组成自定义系统并扩充为更大规模之 ASIC 原型验证平台。
公开源码之范例：DE4 附带 13 个经过全面测试和提供支持的面向连接性的参考设计，源码完整公开。
大容量内存系统：DE4 还包含两个 DDR2 SO-DIMM 插槽，支持最大容量为 8GB 的易失性内存，并可运行在 400MHz 的时钟频率上。
硬件参数FPGA 配置
?JTAG and Fast Passive Parallel (FPP) configuration
?内建 USB Blaster 电路
内存
?64 MB Flash with a 16-bit data bus
?2 MB ZBT SSRAM
?I2C EEPROM
Two DDR2 SO-DIMM Sockets
?400 MHz clock rate
?Maximum theoretical bandwidth of over 102 Gbps
?Up to 8-Gbyte capacity in total
SD Card Socket
?支持 SPI 以及 SD 1-bit 两种 SD Card 读取模式
按钮，开关与 LED
?4 个按钮
?4 个滑动开关
?8 个 LED
?8 位 DIP 开关
2 个七段数码显示管
?2 个独立的七段数码显示管
On-Board Clocks
?3 Programmable PLLs configured via FPGA
?o HSMA, HSMB transceiver clock source
?o SATA reference clock
?o FPGA LVDS clock input
?50MHz/100MHz oscillator
SMA 接头
?2 SMA connector for external transceiver clock input
?4 SMA connector for LVDS clock input/output
?2 SMA connectors for clock output
?1 SMA connector for external clock input
4 个 SATA 接口
?Support SATA 3.0 standard 6Gbps signaling rate
?Two host and two device ports
4 个千兆以太网接口
?Integrated 1.25 GHz SERDES
PCI Express x8 Edge Connector
?Support connection speed of Gen1 at 2.5Gbps/lane to Gen2 at 5.0Gbps/lane
?Connection established with PC motherboard with x8 or x16 PCI Express slot
Two 172-pins High Speed Mezzanine Card (HSMC)
?2 female-HSMC connectors
?I/O voltage 2.5V
?Total of 12 high-speed transceivers at 8.5 Gbps
?Total of 38 LVDS pair at 1.6 Gbps
两组40个接脚扩充槽
?72个 I / O引脚及4个电源和接地线，拉到40-pin 扩充槽
?用于40-pin 扩充槽的排线可利用 IDE 硬碟专用的40-pin 排线
?I/O voltage 3.0V
USB主/从控制器
?完全符合通用串行总线规范2.0修订版标准
?支持数据高速传输、全速传输与低速传输
?Support both USB host and device
?3种USB 接口 (one type mini-AB for host/device and two type A for host)
?支持PIO与DMA模
电源
?DC input 12V and 3.3V
?PCI Express edge connector power
?Support PCI Express external standard power source
?On-Board power measurement circuitry
其它要求具有Quartus? II v11.0及以上版本开发软件；除该平台标配DDR2内存外，还需另提供最大8G DDR2内存。
提供不少于2天的技术培训。