工作站(图计算加速器项目)(ZJLAB-FS-BX20220686)成交结果公告

工作站(图计算加速器项目)(ZJLAB-FS-BX20220686)成交结果公告

项目名称工作站(图计算加速器项目)项目编号ZJLAB-FS-BX********
公告开始日期165*****70000公告截止日期166*****00000
采购单位之江实验室付款方式(境内供货)货到验收后付款
联系人中标后在我参与的项目中查看联系电话中标后在我参与的项目中查看
签约时间要求成交后5个工作日内到货时间要求签约后3个工作日内
预 算*****.0
收货地址浙江省杭州市余杭区之江实验室南湖总部10号楼1楼
供应商资质要求

符合《政府采购法》第二十二条规定的供应商基本条件

采购商品采购数量计量单位所属分类
工作站设备1计算机与网络设备
品牌
型号
品牌2
型号
品牌3
型号
预算*****.0
技术参数及配置要求一、设备配置规格和参数:1、塔式服务器,主流厂商品牌2、CPU:Intel Xeon Gold 6338*2内存 :64GB*16硬盘1:SSD 1T*1硬盘2:HDD 8TB*1其他:PCIex16*2电源:配套电源风扇:配套风扇二、配套服务支持1.支持FPGA加速器软件与硬件的适配,支持Ubuntu20.04 PCIE驱动开发,同时支持卡间散热片90度,保障机器稳定运行。2.乙方需要无偿提供FPGA硬件开发教学,教学人员需要是具有五年以上硬件开发经验的资深硬件工程师,教学具体要求如下:第一天:教学内容:硬件开发流程与工具 risc_cpu设计;risc_cpu程序实现与验证教学目标:系统掌握开发流程;掌握RTL设计第二天:教学内容:PS2键鼠接口设计与实现;时序理论基本模型;时序理论基本参数;如何解决时序中的问题:关键路径的处理;跨时钟域的处理:异步电路同步化;亚稳态的出现及解决方法; 教学目标:熟悉简单RTL设计与调试;掌握时序分析与检查第三天:教学内容:编码优化与规则;FPGA设计原则(面积与速度平衡互换原则、硬件可实现原则、同步设计原则等;FPGA的四种操作技巧(乒乓操作、串并转换、流水线操作及数据同步等;单/双口RAM、DPRAM工作时序及其使用;FIFO工作时序及其使用;ROM工作时序及其使用;教学目标:熟悉常用数据偏上存储第四天:教学内容:基于EZusb2.0实现与调试;千兆以太网的实现教学目标:掌握高速接口设计与实现三、未达到甲方对教学的质量和时间要求,甲方有权解除合同,乙方应返还甲方已支付的所有款项
售后服务品牌标机售后服务要求:当地服务网点;提供3年原厂整机保修(含键盘、鼠标、显示器);7*24技术支持;三年维修保留硬盘;生产日期必须在中标公示前的2个月内或以后;品牌机型为原厂整机,不接受组装拆装产品,完整包装不开封,到货时附上机器序列号官网查询验证截图。;

信息来源:https://www.yuncaitong.cn/publish/2022/08/22/20L744G7AGAAAZ04.shtml

联系人:郝工
电话:010-68960698
邮箱:1049263697@qq.com

标签: 加速器 图计算

0人觉得有用

招标
业主

-

关注我们可获得更多采购需求

关注
相关推荐
 
查看详情 免费咨询

最近搜索

热门搜索