FPGA开发套件（XJ2023000009）成交结果公告
FPGA开发套件（XJ2023000009）成交结果公告
| 项目名称 | FPGA开发套件 | 项目编号 | XJ********** |
|---|---|---|---|
| 公告开始日期 | 167*****11000 | 公告截止日期 | 167*****00000 |
| 采购单位 | 南开大学 | 付款方式 | 供方提供货物至需方指定地点经安装验收合格，双方签字确认后，七个工作日内支付全部货款。 |
| 联系人 | 中标后在我参与的项目中查看 | 联系电话 | 中标后在我参与的项目中查看 |
| 签约时间要求 | 无 | 到货时间要求 | 合同签定生效后3个工作日内 |
| 预 算 | 无 | ||
| 收货地址 | 南开大学津南校区计控楼561 | ||
| 供应商资质要求 | 符合《政府采购法》第二十二条规定的供应商基本条件 | ||
| 采购商品 | 采购数量 | 计量单位 | 所属分类 |
|---|---|---|---|
| FPGA开发套件 | 1 | 台 | 无 |
| 品牌 | 赛灵思 |
|---|---|
| 型号 | EK-U1-VCU118-G |
| 品牌2 | 无 |
| 型号 | 无 |
| 品牌3 | 无 |
| 型号 | 无 |
| 预算 | 无 |
| 技术参数及配置要求 | 1.开发套件要求搭载Xilinx 最新16nm工艺技术的FPGA芯片,要求逻辑单元需不少于2,716,200个,DSP硬核数量需不少于7060个,内部存储容量需不少于350.8Mb，需不少于832个IO；开发套件还需提供包含不低于800MHZ双核ARM Cortex-A9 处理器单元。2.芯片要求开发套件配置方式：需支持JTAG、QSPI Flash配置方式，SD卡模式，可通过DIP开关更改配置方式；3.要求开发套件存储器需要有：需不少于2个4 GB DDR4，需不少于1个512MB的DDR3，需不少于4MB RLD3存储器接口，需不少于1GB Quad SPI；4.要求通信接口需要具有：用于系统调试的UART接口需不少于1个，可用于 Gen3 x16 的PCIe接口需不少于1个，10/100/1000三模以太网口需不少于1个，需支持4x28Gbps QSFP285.开发套件需要提供不少于2个标准Pmod端口，端口需满足Pmod标准6.开发套件需满足不少于1个SMA用户时钟输入，需不少于2个SMA MGT参考时钟输入，需支持SI5335A四时钟发生器，需支持Si570 IIC可编程LVDS时钟发生器，需支持12V电源适配器或ATX7.开发套件需支持不少于2个HDMI接口，开发套件需支持10/100/1000 Mbps Ethernet (SGM）8.要求开发套件IO支持：包含需不少于1个符合VITA-57.4标准的FMC+ HPC扩展接口，且FMC+需有不少于24对GTY高速接口。不少于1个符合VITA-57.1标准的FMC HPC 扩展接口，且FMC需要有不少于 58 组差分用户IO。不少于5个可供用户使用的按钮、不少于12个可供用户使用的LED，不少于1个可供用户使用的4位DIP；9.要求提供Xilinx Vivado 正式版开发工具，要求提供 Xilinx Vivado 开发相关资料,需提供MIG Design Creation，PCIe Design Creation，Restoring Flash Contents，System Controller-GUI Tutoria，Software install and Board Setu等不少于5个案例10.提供7*24小时技术支持响应，并可以进行现场技术支持及产品培训。 |
| 售后服务 | 按国家法定或行业要求提供售后服务。 |
|
招标
|
- 关注我们可获得更多采购需求 |
关注 |
最近搜索
无
热门搜索
无
