西安电子科技大学-竞价结果详情(CB107012019000082)
西安电子科技大学-竞价结果详情(CB107012019000082)
| 基本信息： | |
| 申购单主题： | 集成电路EDA软件逻辑综合与验证工具 |
| 申购单类型： | 竞价类 |
| 设备类别： | 电子设备 |
| 使用币种： | 美元 |
| 竞价开始时间： | 2019-04-25 09:58 |
| 竞价结束时间： | 2019-05-11 11:00 竞价已结束 |
| 申购备注： | 预计挂网天数为:3天; |
| 申购设备详情： |
| 中标供应商 | 设备名称 | 数量 | 单位 | 品牌 | 型号 | 是否标配 | 售后服务 | 规格配置 | 中标单价 | 报价说明 | 中标理由 |
|---|---|---|---|---|---|---|---|---|---|---|---|
| 上海芯桥信息技术有限公司 | 集成电路EDA软件逻辑综合与验证工具 | 1 | synopsys | icc2019，vcs2019 | 商品承诺:送货上门/安装调试/技术培训; | 28nm集成逻辑综合与逻辑验证工具，支持28纳米CMOS工艺、5000万门集成逻辑综合与逻辑验证工具，有效期3年，产地：爱尔兰。该集成电路EDA软件主要包括硬件描述语言（HDL）仿真、HDL综合、数字集成电路自动版图设计、数字集成电路门级静态时序分析、数字电路寄生参数提取以及工艺器件的仿真等功能。包含synopsys数字电路设计前端和后端工具包：Design Compiler、IC Compiler II、IC Validator, StarRC。其主要功能参数：1、用软件设计方法来设计硬件：硬件系统转换是由有关开发软件自动完成，设计输入可以是原理图VHDL语言，通过软件设计方式测试，实现对特定功能硬件电路设计，而硬件设计修改工作也如同修改软件程序一样快捷方便，设计整个过程几乎不涉及任何硬件，可操作性、产品互换性强。2、基于芯片设计方法：集成化程度更高，可实现片上系统集成，进行更加复杂电路芯片化设计和专用集成电路设计，使产品体积小、功耗低、可靠性高;可在系统编程或现场编程，使器件编程、重构、修改简单便利，可实现在线升级;可进行各种仿真，开发周期短，设计成本低，设计灵活性高。3、高自动化程度：根据设计输入文件，将电子产品从电路功能仿真、性能分析、优化设计到结果测试全过程在计算机上自动处理完成，自动生成目标系统，使设计人员不必学习许多深入专业知识，也可免除许多推导运算即可获得优化设计成果，设计自动化程度高，减轻设计人员工作量，开发效率高。4、自动进行产品直面设计： 根据设计输入文件(HDL或电路原理图)，自动地进行逻辑编译、化简、综合、仿真、优化、布局、布线、适配以及下载编程以生成目标系统，即将电子产品从电路功能仿真、性能分析、优化设计到结果测试全过程在计算机上自动处理完成。 | 59000.0 | 单项低价原则 |
|
招标
|
- 关注我们可获得更多采购需求 |
关注 |
最近搜索
无
热门搜索
无
