A*其他试验仪器及装置

1、 单套系统包含4颗VU19P FPGA器件，可多机级联扩展容量，每个FPGA提供不少于1800个通用IO，单端通用IO支持不低于1.4Gbps高速时分复用，24对高速串行IO，支持通过FPGA GTY实现不低于12.5Gbps的高速时分复用；2、 支持通过USB3和PCIe配置系统和调试逻辑功能，单套系统每个FPGA都内置不低于8GB DDR4的逻辑调试模块，支持独立调试，配套软件支持采用VCS作为前端编译，支持高级HDL语言结构以及保证流程移植的一致性；3、 配套的逻辑分割软件内置FPGA综合引擎，不依赖第三方FPGA综合工具，配套软件支持基于时序驱动的RTL级自动逻辑分割和系统级时序优化；配套软件工具支持设计逻辑分割前和分割后系统级原理图和准确时序反标，配套软件内置支持CDPL分布式并行运行设计编译、逻辑分割、FPGA综合和布局布线；4、 支持软硬件集成协调验证功能，支持采用VCS作为RTL前端编译工具，加速从ASIC到FPGA的移植，保证HDL解析的一致性，配套软件ProtoCompiler集成RTL级自动逻辑分割和性能优化、内置FPGA综合引擎、内置支持多种跨FPGA调试功能；5、基于HT3和MGB2的接口子卡支持PCIe/USB/MIPI/ UFS/Ethernet等高速接口的原型验证。

A*其他试验仪器及装置

1、 单套系统包含4颗VU19P FPGA器件，可多机级联扩展容量，每个FPGA提供不少于1800个通用IO，单端通用IO支持不低于1.4Gbps高速时分复用，24对高速串行IO，支持通过FPGA GTY实现不低于12.5Gbps的高速时分复用；2、 支持通过USB3和PCIe配置系统和调试逻辑功能，单套系统每个FPGA都内置不低于8GB DDR4的逻辑调试模块，支持独立调试，配套软件支持采用VCS作为前端编译，支持高级HDL语言结构以及保证流程移植的一致性；3、 配套的逻辑分割软件内置FPGA综合引擎，不依赖第三方FPGA综合工具，配套软件支持基于时序驱动的RTL级自动逻辑分割和系统级时序优化；配套软件工具支持设计逻辑分割前和分割后系统级原理图和准确时序反标，配套软件内置支持CDPL分布式并行运行设计编译、逻辑分割、FPGA综合和布局布线；4、 支持软硬件集成协调验证功能，支持采用VCS作为RTL前端编译工具，加速从ASIC到FPGA的移植，保证HDL解析的一致性，配套软件ProtoCompiler集成RTL级自动逻辑分割和性能优化、内置FPGA综合引擎、内置支持多种跨FPGA调试功能；5、基于HT3和MGB2的接口子卡支持PCIe/USB/MIPI/ UFS/Ethernet等高速接口的原型验证。